JPS61115113A - 温度補償回路 - Google Patents
温度補償回路Info
- Publication number
- JPS61115113A JPS61115113A JP23791884A JP23791884A JPS61115113A JP S61115113 A JPS61115113 A JP S61115113A JP 23791884 A JP23791884 A JP 23791884A JP 23791884 A JP23791884 A JP 23791884A JP S61115113 A JPS61115113 A JP S61115113A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- load
- resistor
- temperature compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体変換器の温度上昇にともなう出力感度
の変化を補償する温度補償回路に関する。
の変化を補償する温度補償回路に関する。
従来、半導体変換器として、半導体ピエゾ抵抗素子を用
いた圧力変換器がよく知られている。該ピエゾ抵抗素子
のゲージ率は一般に負の温度係数を示し、該ピエゾ抵抗
素子を含むブリッジ回路からなる変換器の圧力・電気変
換感度扛周囲温度の上昇に伴ない低下する。この感度低
下を補償する集積化レベルの温度補償回路として、従来
、(1) バイポーラ・トランジスタのペース・エミ
ッタ間順方向電圧v0の負の温度係数を利用し、電源電
圧からvoに比例した電圧を差しひくことによりブリッ
ジ励起電圧を温度上昇に対して直線的に増大させるよう
にした温度補償回路(信学技報ED 80−20 )、 (2)電流密度の異なるバイポーラ・トランジスタのペ
ース・エミッタ間電圧の差ΔvBEが絶対温度に比例す
る(アイ・イー・イー・イー・ジャーナル・オフ・ソリ
ッド・ステート・サーキッッ(■BEE J、 5ol
id −5tate C1rcuits ) 6巻、
1971年。
いた圧力変換器がよく知られている。該ピエゾ抵抗素子
のゲージ率は一般に負の温度係数を示し、該ピエゾ抵抗
素子を含むブリッジ回路からなる変換器の圧力・電気変
換感度扛周囲温度の上昇に伴ない低下する。この感度低
下を補償する集積化レベルの温度補償回路として、従来
、(1) バイポーラ・トランジスタのペース・エミ
ッタ間順方向電圧v0の負の温度係数を利用し、電源電
圧からvoに比例した電圧を差しひくことによりブリッ
ジ励起電圧を温度上昇に対して直線的に増大させるよう
にした温度補償回路(信学技報ED 80−20 )、 (2)電流密度の異なるバイポーラ・トランジスタのペ
ース・エミッタ間電圧の差ΔvBEが絶対温度に比例す
る(アイ・イー・イー・イー・ジャーナル・オフ・ソリ
ッド・ステート・サーキッッ(■BEE J、 5ol
id −5tate C1rcuits ) 6巻、
1971年。
2〜7ページ)ことを利用して、ブリッジ励起電圧に正
の温度係数を与えるようにした温度補償回路(センサー
ズ アンド アクチュエータ(senaoraand
Actuators ) 4巻、 1983年、63〜
69ページ)等が報告されている。上記2例にはいずれ
もバイポーラ集積技術が用いられている。しかしながら
、集積化変換器の目標は多機能化、インテリジェント化
にあり、これらの目標を実現する集積回路技術としては
、バイポーラ技術よりもMO8技術の方が優れている。
の温度係数を与えるようにした温度補償回路(センサー
ズ アンド アクチュエータ(senaoraand
Actuators ) 4巻、 1983年、63〜
69ページ)等が報告されている。上記2例にはいずれ
もバイポーラ集積技術が用いられている。しかしながら
、集積化変換器の目標は多機能化、インテリジェント化
にあり、これらの目標を実現する集積回路技術としては
、バイポーラ技術よりもMO8技術の方が優れている。
すなわち、将来の集積化変換器には、半導体検知素子と
同一基板上に、単に温度補償機能のみでなく、増幅機能
、マルチプレックス機能、チップ内での演算処理機能、
コンピュータとのディジタルインターフェースを可能に
するA/D変換及びディジタル信号処理機能等を搭載す
ることが要求される。これらの要求には、スイッチトキ
ャパシタ回路、アナログ・スイッチ、l変換、マイクロ
・プロセッサ等を含むアナログ・ディジタル混載回路の
分野に実績があシ、バイポーラ技術に比べ、低消費電力
化と大規模集積化が可能なMO8集積回路技術が適して
いる。
同一基板上に、単に温度補償機能のみでなく、増幅機能
、マルチプレックス機能、チップ内での演算処理機能、
コンピュータとのディジタルインターフェースを可能に
するA/D変換及びディジタル信号処理機能等を搭載す
ることが要求される。これらの要求には、スイッチトキ
ャパシタ回路、アナログ・スイッチ、l変換、マイクロ
・プロセッサ等を含むアナログ・ディジタル混載回路の
分野に実績があシ、バイポーラ技術に比べ、低消費電力
化と大規模集積化が可能なMO8集積回路技術が適して
いる。
しかしながら、周知の集積化温度補償回路は、いずれも
バイポーラ集積化を前提としており、根本的にMO8集
積化プロセスには適合し得ないものであった。
バイポーラ集積化を前提としており、根本的にMO8集
積化プロセスには適合し得ないものであった。
上記問題点を解決するために、MO8集積化に適した構
成を備えた温度補償回路(特願昭59−187632号
)が考えられた。第2図に該温度補償回路の構成を示す
。図において、100はピエゾ抵抗素子1,2,3.4
から成るブリッジ回路、5は基準電圧発生回路、6は演
算増幅器、7は抵抗、8は抵抗7よりも大きな正の温度
係数を有する感温拡散抵抗である。この回路では、抵抗
7と感温拡散抵抗8とが、演算増幅器6の出力電圧の一
部を反転側入力端子に戻す負帰還ループを形成している
。演算増幅器6も含めた回路としては、基準電圧発生回
路5の出力電圧に対する非反転形回路になっており、該
演算増幅器6の出力電圧でブリッジ回路100が励起さ
れる構成になっている。
成を備えた温度補償回路(特願昭59−187632号
)が考えられた。第2図に該温度補償回路の構成を示す
。図において、100はピエゾ抵抗素子1,2,3.4
から成るブリッジ回路、5は基準電圧発生回路、6は演
算増幅器、7は抵抗、8は抵抗7よりも大きな正の温度
係数を有する感温拡散抵抗である。この回路では、抵抗
7と感温拡散抵抗8とが、演算増幅器6の出力電圧の一
部を反転側入力端子に戻す負帰還ループを形成している
。演算増幅器6も含めた回路としては、基準電圧発生回
路5の出力電圧に対する非反転形回路になっており、該
演算増幅器6の出力電圧でブリッジ回路100が励起さ
れる構成になっている。
したがって、いま抵抗7及び感温拡散抵抗8の抵抗値t
R1及び−とし、基準電圧発生回路5の出力電圧をV
r6fとし、抵抗7の温度係数が事実上温度に不感と見
なし得る程度に小さいと仮定すると、演算増幅器6の出
力電圧、すなわちブリッジ回路100に供給される励起
電圧Vexcは次式で与えられる。
R1及び−とし、基準電圧発生回路5の出力電圧をV
r6fとし、抵抗7の温度係数が事実上温度に不感と見
なし得る程度に小さいと仮定すると、演算増幅器6の出
力電圧、すなわちブリッジ回路100に供給される励起
電圧Vexcは次式で与えられる。
ここで、Rt(o)及びαは、感温拡散抵抗8の成る基
準温度における抵抗値及び抵抗温度係数、tは基準温度
からの温度遷移である。上式から明らかなように、第2
図の回路によれば、ブリッジ回路100の励起電圧ve
、ccに感温拡散抵抗8の温度係数αに基づく正の温度
係数を与えることができ、ピエゾ抵抗係数の負の温度係
数に基づくブリッジ回路100の圧力−電気変換感度の
負の温度係数を補償することができる。
準温度における抵抗値及び抵抗温度係数、tは基準温度
からの温度遷移である。上式から明らかなように、第2
図の回路によれば、ブリッジ回路100の励起電圧ve
、ccに感温拡散抵抗8の温度係数αに基づく正の温度
係数を与えることができ、ピエゾ抵抗係数の負の温度係
数に基づくブリッジ回路100の圧力−電気変換感度の
負の温度係数を補償することができる。
第2図の回路で、圧力−電気変換感度の温度係数を零に
するためには、ブリッジ励起電圧の温度係数、すなわち
感温拡散抵抗8の抵抗温度係数α(正の値)をブリッジ
回路100を構成するピエゾ抵抗素子1〜4のピエゾ抵
抗係数の温度係数と等しく選べばよい、これは一般には
、ピエゾ抵抗素子l〜4と感温拡散抵抗8を構成する不
純物拡散領域の不純物濃度をそれぞれ適宜制御すること
によシ達成される。n形シリコン基板に形成されたp形
不純物領域からなる拡散抵抗の場合には、表面不純物濃
度が3 x 1011及び2 X 10”cIILFの
近傍において、抵抗温度係数(正の値)とピエゾ抵抗係
数温度係数(負の値)の絶対値が等しくなる。したがっ
て、表面不純物濃度を上記条件に選べば、温度補償のた
めの感温拡散抵抗8ftピエゾ抵抗素子1〜4と同一工
程で製造できる。
するためには、ブリッジ励起電圧の温度係数、すなわち
感温拡散抵抗8の抵抗温度係数α(正の値)をブリッジ
回路100を構成するピエゾ抵抗素子1〜4のピエゾ抵
抗係数の温度係数と等しく選べばよい、これは一般には
、ピエゾ抵抗素子l〜4と感温拡散抵抗8を構成する不
純物拡散領域の不純物濃度をそれぞれ適宜制御すること
によシ達成される。n形シリコン基板に形成されたp形
不純物領域からなる拡散抵抗の場合には、表面不純物濃
度が3 x 1011及び2 X 10”cIILFの
近傍において、抵抗温度係数(正の値)とピエゾ抵抗係
数温度係数(負の値)の絶対値が等しくなる。したがっ
て、表面不純物濃度を上記条件に選べば、温度補償のた
めの感温拡散抵抗8ftピエゾ抵抗素子1〜4と同一工
程で製造できる。
第2図の回路に使用される基準電圧発生回路5ハ、エン
ハンスメント形MO8FET トf 7’ IJ−ジョ
ン形MO8FETとのスレッショルド電圧の差を検出す
る回路方式(アイ・イー・イー・イー・ジャーナル・オ
プ・ソリッド・ステート・サーキツツ(IEEE J、
5olid −5tate C1rcuits) 1
3巻、 1978年、767〜774ページ)を用いる
ことによυ′MDS集積化プロセスで製造可能であり、
これと′MoS演算増幅器、感温拡散抵抗、拡散形ピエ
ゾ抵抗素子を同一半導体基板上に一体化することによ、
り MO8集積化された温度補償回路が構成される。
ハンスメント形MO8FET トf 7’ IJ−ジョ
ン形MO8FETとのスレッショルド電圧の差を検出す
る回路方式(アイ・イー・イー・イー・ジャーナル・オ
プ・ソリッド・ステート・サーキツツ(IEEE J、
5olid −5tate C1rcuits) 1
3巻、 1978年、767〜774ページ)を用いる
ことによυ′MDS集積化プロセスで製造可能であり、
これと′MoS演算増幅器、感温拡散抵抗、拡散形ピエ
ゾ抵抗素子を同一半導体基板上に一体化することによ、
り MO8集積化された温度補償回路が構成される。
以上、MO8集積化に適した温度補償回路の従来例を述
べたが、この回路はピエゾ抵抗素子1〜4から成るブリ
ッジ回路100及び感温拡散抵抗8が大負荷電流の供給
には不向きな′MDS演算増幅器6の負荷となるため、
ピエゾ抵抗素子1〜4及び感温拡散抵抗8の抵抗値、す
なわち拡散抵抗長を小さくできない欠点がある。最も広
く用いられているダイアラム形圧力変換器の場合、圧力
−電気変換感度はピエゾ抵抗素子の長さとともに著しく
低下するので、抵抗長の増大は感度の著しい劣化をまね
く。また、感温拡散抵抗は圧力不感部であるダイアフラ
ム周辺の狭い厚肉部領域に配置されるので、抵抗長の増
大はパターン配置の困難さを惹起する。これらを回避す
る方法は演算増幅器出力段の寸法を大きくし、負荷能力
を高めることであるが、出力段の寸法増大は前段に影響
を及ぼし、演算増幅器全体の周波数特性を劣化さくる。
べたが、この回路はピエゾ抵抗素子1〜4から成るブリ
ッジ回路100及び感温拡散抵抗8が大負荷電流の供給
には不向きな′MDS演算増幅器6の負荷となるため、
ピエゾ抵抗素子1〜4及び感温拡散抵抗8の抵抗値、す
なわち拡散抵抗長を小さくできない欠点がある。最も広
く用いられているダイアラム形圧力変換器の場合、圧力
−電気変換感度はピエゾ抵抗素子の長さとともに著しく
低下するので、抵抗長の増大は感度の著しい劣化をまね
く。また、感温拡散抵抗は圧力不感部であるダイアフラ
ム周辺の狭い厚肉部領域に配置されるので、抵抗長の増
大はパターン配置の困難さを惹起する。これらを回避す
る方法は演算増幅器出力段の寸法を大きくし、負荷能力
を高めることであるが、出力段の寸法増大は前段に影響
を及ぼし、演算増幅器全体の周波数特性を劣化さくる。
これを防止するには、前段さらに前段の寸法を増大させ
る必要があり、結果として演算増幅器の消費電力と占有
面積は著しく増大してしまう。
る必要があり、結果として演算増幅器の消費電力と占有
面積は著しく増大してしまう。
本発明の目的は、KLS集積化に適し、かつ上記従来技
術の欠点が除去された温度補償回路を提供することにあ
る。
術の欠点が除去された温度補償回路を提供することにあ
る。
禾発明は基準電圧発生回路と、該基準電圧発生回路出力
が非反転側入力端子に接続された演算増幅器と、該増幅
器出力がゲートに接続されたソースフォロワ構成の4灯
と、前記演算増幅器の反転側入力端子とコモン端子及び
前記FETのソースとの間にそれぞれ接続された抵抗及
び該抵抗よりも大きな正の温度係数を有する感温拡散抵
抗と、前記間の出力を受けて励起される検出回路とを備
えたこと1に%徴とする温度補償回路である。
が非反転側入力端子に接続された演算増幅器と、該増幅
器出力がゲートに接続されたソースフォロワ構成の4灯
と、前記演算増幅器の反転側入力端子とコモン端子及び
前記FETのソースとの間にそれぞれ接続された抵抗及
び該抵抗よりも大きな正の温度係数を有する感温拡散抵
抗と、前記間の出力を受けて励起される検出回路とを備
えたこと1に%徴とする温度補償回路である。
以下、実施例により本発明の詳細な説明する。 ′
第1図は本発明の一実施例を示す図である。図 □
。
第1図は本発明の一実施例を示す図である。図 □
。
において、100は第2図に示したものと同じくピエゾ
抵抗素子1,2.3.4から成るブリッジ回路、10は
基準電圧発生回路、加は該基準電圧発生回路10の出力
が非反転側入力端子に接続された演算増幅器、30はゲ
ートに該演算増幅器20の出力が接続されたFET、1
1は演算増幅器側の反転側入力端子とコモン端子(基準
レベル)との間に接続された抵抗、12はFET 30
のソースと演算増幅器200反転側入力端子との間に接
続された感温拡散抵抗であり、ブリッジ回路100はド
レインが電源端子13に接続されたソースフォロワ構成
のFET 30の出力で励起される構成になっている。
抵抗素子1,2.3.4から成るブリッジ回路、10は
基準電圧発生回路、加は該基準電圧発生回路10の出力
が非反転側入力端子に接続された演算増幅器、30はゲ
ートに該演算増幅器20の出力が接続されたFET、1
1は演算増幅器側の反転側入力端子とコモン端子(基準
レベル)との間に接続された抵抗、12はFET 30
のソースと演算増幅器200反転側入力端子との間に接
続された感温拡散抵抗であり、ブリッジ回路100はド
レインが電源端子13に接続されたソースフォロワ構成
のFET 30の出力で励起される構成になっている。
本実施例において、抵抗11及び感温拡散抵抗12は、
第2図における抵抗7及び感温拡散抵抗8にそれぞれ対
応しており、演算増幅器20の負帰還回路を形成してブ
リッジ回路100の励起電圧に感温拡散抵抗12の温度
係数に基づく正の温度係数を与える。抵抗11としては
、事実上温度に不感な抵抗と見なし得る程度に温度係数
の小さい、例えば金楓皮膜、厚膜あるいは薄膜抵抗を、
感温拡散抵抗12としては、抵抗11よりも大きな正の
温度係数を有する、例えばピエゾ抵抗素子と同一基板上
の圧力不感部に形成された拡散抵抗を用いることができ
る。
第2図における抵抗7及び感温拡散抵抗8にそれぞれ対
応しており、演算増幅器20の負帰還回路を形成してブ
リッジ回路100の励起電圧に感温拡散抵抗12の温度
係数に基づく正の温度係数を与える。抵抗11としては
、事実上温度に不感な抵抗と見なし得る程度に温度係数
の小さい、例えば金楓皮膜、厚膜あるいは薄膜抵抗を、
感温拡散抵抗12としては、抵抗11よりも大きな正の
温度係数を有する、例えばピエゾ抵抗素子と同一基板上
の圧力不感部に形成された拡散抵抗を用いることができ
る。
本実施例の特徴は、ブリッジ回路100が演算増幅器2
0よりソースフォロワを構成するFET 30 t−介
して励起されている点にある。すなわち、第2図に示し
た従来の温度補償回路が演算増幅器6の出力で直接ブリ
ッジ回路100を励起するよう構成されていたのに対し
、本実施例ではブリッジ回路100が演算増幅器20の
出力に直接接続されるのではなく、ソースフォロワ構成
のFET 30を介して励起されるよう構成が修正され
ている。
0よりソースフォロワを構成するFET 30 t−介
して励起されている点にある。すなわち、第2図に示し
た従来の温度補償回路が演算増幅器6の出力で直接ブリ
ッジ回路100を励起するよう構成されていたのに対し
、本実施例ではブリッジ回路100が演算増幅器20の
出力に直接接続されるのではなく、ソースフォロワ構成
のFET 30を介して励起されるよう構成が修正され
ている。
本実施例の構成によれば、ブリッジ回路100及び感温
拡散抵抗じはFET 30によるソースフォロワの負荷
となり、演算増幅器20の負荷は単にFET 30のゲ
ート容量のみとなる。抵抗負荷がなく容量性負荷のみと
なるので演算増幅器側の大幅な低消費電力化が可能であ
る。さらに、第2図の回路ではインバータあるいはソー
スフォロワで構成される演算増幅器出力段の一万のMO
SFETが負荷であるブリッジ回路100及び感温拡散
抵抗8と並列に接続されることになるため、もう一方の
MOSFETに負荷電流と動作点電流の和の電流を流す
必要があった。これに対して本実施例ではFET 30
は負荷電流に等しい電流を負担するだけでよい。したが
って、回路全体としても大幅な低消費電力化が図れる。
拡散抵抗じはFET 30によるソースフォロワの負荷
となり、演算増幅器20の負荷は単にFET 30のゲ
ート容量のみとなる。抵抗負荷がなく容量性負荷のみと
なるので演算増幅器側の大幅な低消費電力化が可能であ
る。さらに、第2図の回路ではインバータあるいはソー
スフォロワで構成される演算増幅器出力段の一万のMO
SFETが負荷であるブリッジ回路100及び感温拡散
抵抗8と並列に接続されることになるため、もう一方の
MOSFETに負荷電流と動作点電流の和の電流を流す
必要があった。これに対して本実施例ではFET 30
は負荷電流に等しい電流を負担するだけでよい。したが
って、回路全体としても大幅な低消費電力化が図れる。
したがって、本実施例によれば、大電力を消費すること
なく、また大面積を占有することなく、上記従来技術の
欠点がことごとく解消され、MO8集積化に適した極め
て有用な温度補償回路が得られる。
なく、また大面積を占有することなく、上記従来技術の
欠点がことごとく解消され、MO8集積化に適した極め
て有用な温度補償回路が得られる。
以上、ピエゾ抵抗素子を用いた圧力変換器の場合を例に
本発明を説明したが、本発明は圧力変換器のみならず、
検知対象の変化に応答して抵抗値弯化を示す半導体検知
素子を用いる半導体変換器の温度補償回路に広く適用で
きる。
本発明を説明したが、本発明は圧力変換器のみならず、
検知対象の変化に応答して抵抗値弯化を示す半導体検知
素子を用いる半導体変換器の温度補償回路に広く適用で
きる。
以上のように本発明によれば、上記従来技術の欠点がこ
とごとく解消され、MO8集積化に適した極めて有用な
温度補償回路が実現される。したがつて本発明による温
度補償回路は半導体変換器のマイクロコンピュータとの
組合せによるインテリジェント化に寄与し、その効果は
大きいものである。
とごとく解消され、MO8集積化に適した極めて有用な
温度補償回路が実現される。したがつて本発明による温
度補償回路は半導体変換器のマイクロコンピュータとの
組合せによるインテリジェント化に寄与し、その効果は
大きいものである。
第1図は本発明の一実施例を示す回路図、第2図はMO
8集積化に適し九半導体変換器の温度補償回路の従来例
を示す回路図である。 100・・・ブリッジ回路、1.2.3.4・・・半導
体ピエゾ抵抗素子、5.10・・・基準電圧発生回路、
6,20・・・演算増幅器、7.u・・・抵抗、8.1
2・・・感温拡散抵抗、30・・・FET 特許出願人 日本電気株式会社 代理人 弁理士 内 原 音1 □゛
(。 第1図
8集積化に適し九半導体変換器の温度補償回路の従来例
を示す回路図である。 100・・・ブリッジ回路、1.2.3.4・・・半導
体ピエゾ抵抗素子、5.10・・・基準電圧発生回路、
6,20・・・演算増幅器、7.u・・・抵抗、8.1
2・・・感温拡散抵抗、30・・・FET 特許出願人 日本電気株式会社 代理人 弁理士 内 原 音1 □゛
(。 第1図
Claims (1)
- (1)基準電圧発生回路と、該基準電圧発生回路出力が
非反転側入力端子に接続された演算増幅器と、該増幅器
出力がゲートに接続されたソースフォロワ構成のFET
と、前記演算増幅器の反転側入力端子とコモン端子及び
前記FETのソースとの間にそれぞれ接続された抵抗及
び該抵抗よりも大きな正の温度係数を有する感温拡散抵
抗と、前記FETの出力を受けて励起される検出回路と
を備えたことを特徴とする温度補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59237918A JP2575611B2 (ja) | 1984-11-12 | 1984-11-12 | 集積回路化半導体変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59237918A JP2575611B2 (ja) | 1984-11-12 | 1984-11-12 | 集積回路化半導体変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61115113A true JPS61115113A (ja) | 1986-06-02 |
JP2575611B2 JP2575611B2 (ja) | 1997-01-29 |
Family
ID=17022371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59237918A Expired - Fee Related JP2575611B2 (ja) | 1984-11-12 | 1984-11-12 | 集積回路化半導体変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2575611B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2641127A1 (ja) * | 1988-12-23 | 1990-06-29 | Thomson Hybrides Microondes | |
JP2006177823A (ja) * | 2004-12-22 | 2006-07-06 | Oki Electric Ind Co Ltd | 加速度センサ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58121422A (ja) * | 1982-01-13 | 1983-07-19 | Hitachi Ltd | モ−タ駆動電源回路 |
-
1984
- 1984-11-12 JP JP59237918A patent/JP2575611B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58121422A (ja) * | 1982-01-13 | 1983-07-19 | Hitachi Ltd | モ−タ駆動電源回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2641127A1 (ja) * | 1988-12-23 | 1990-06-29 | Thomson Hybrides Microondes | |
US4952865A (en) * | 1988-12-23 | 1990-08-28 | Thomson Composants Microondes | Device for controlling temperature charactristics of integrated circuits |
JP2006177823A (ja) * | 2004-12-22 | 2006-07-06 | Oki Electric Ind Co Ltd | 加速度センサ |
Also Published As
Publication number | Publication date |
---|---|
JP2575611B2 (ja) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0106050B1 (en) | Pressure transducer with temperature compensation circuit | |
US4760285A (en) | Hall effect device with epitaxal layer resistive means for providing temperature independent sensitivity | |
US4680963A (en) | Semiconductor flow velocity sensor | |
JPH0570326B2 (ja) | ||
US6786088B2 (en) | Gas flow rate measuring apparatus | |
JPH02292906A (ja) | エラー増幅器及びそのシステム | |
JPH02183126A (ja) | 温度閾値検知回路 | |
JPS6144360B2 (ja) | ||
JPH0972805A (ja) | 半導体センサ | |
JPS61115113A (ja) | 温度補償回路 | |
JPH0241184B2 (ja) | ||
US5663574A (en) | Power semiconductor component with monolithically integrated sensor arrangement as well as manufacture and employment thereof | |
JPS61144884A (ja) | 温度補償回路 | |
JPS6197543A (ja) | 半導体圧力センサの補償回路 | |
JP2519338B2 (ja) | 半導体センサ | |
JPS6166105A (ja) | 温度補償回路 | |
JPH0721402B2 (ja) | 温度補償回路 | |
JPS5919825A (ja) | 温度計 | |
JPH0736506B2 (ja) | 電圧比較器 | |
JP2614444B2 (ja) | 磁気センサ | |
SU813788A1 (ru) | Блок стабилизированных источниковТОКА | |
JPH06109677A (ja) | 湿度検出回路 | |
JPH0771005B2 (ja) | D/a変換器 | |
JP2586102B2 (ja) | 集積化変換器 | |
JPH06109678A (ja) | 湿度検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |