JP2614444B2 - 磁気センサ - Google Patents
磁気センサInfo
- Publication number
- JP2614444B2 JP2614444B2 JP62047057A JP4705787A JP2614444B2 JP 2614444 B2 JP2614444 B2 JP 2614444B2 JP 62047057 A JP62047057 A JP 62047057A JP 4705787 A JP4705787 A JP 4705787A JP 2614444 B2 JP2614444 B2 JP 2614444B2
- Authority
- JP
- Japan
- Prior art keywords
- hall
- comparator
- hall element
- magnetic sensor
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measuring Magnetic Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、DCブラシレスモータや磁石の位置検出装置
に使用される磁気センサに関する。
に使用される磁気センサに関する。
本発明は、ホール効果を用いて磁気を検出する二つの
ホール素子とオペアンプを用いて、２倍の感度を得るよ
うにした集積化磁気センサにおいて、ホール電圧出力を
入力する、比較用コンパレータを、オペアンプと等しい
回路を用いることにより、動作磁束密度のばらつきの原
因となるオフセット電圧を互いに消去するように接続
し、動作磁束密度ばらつきを低減し、ひいては磁気の検
出精度を向上したものである。
ホール素子とオペアンプを用いて、２倍の感度を得るよ
うにした集積化磁気センサにおいて、ホール電圧出力を
入力する、比較用コンパレータを、オペアンプと等しい
回路を用いることにより、動作磁束密度のばらつきの原
因となるオフセット電圧を互いに消去するように接続
し、動作磁束密度ばらつきを低減し、ひいては磁気の検
出精度を向上したものである。
DCブラシレスモータや位置検出装置の小型化、低電圧
動作化にともない磁気センサの高感度、高精度化に対す
る要求は高まりつつある。特にホール素子とコンパレー
タを集積した磁気スイッチは、シリコン基板を用いるこ
とにより容易に集積化でき、安価で応用範囲の広い磁気
センサであるが、シリコン基板上のホール素子は、ガリ
ウムひ素やインジウムアンチモン等の高移動度の半導体
材料で作られたホール素子に比べ、集積化というメリッ
トがある半面、磁気感度が低いため、オフセット電圧の
ばらつきによる、動作磁束密度ばらつきが大きかった。
動作化にともない磁気センサの高感度、高精度化に対す
る要求は高まりつつある。特にホール素子とコンパレー
タを集積した磁気スイッチは、シリコン基板を用いるこ
とにより容易に集積化でき、安価で応用範囲の広い磁気
センサであるが、シリコン基板上のホール素子は、ガリ
ウムひ素やインジウムアンチモン等の高移動度の半導体
材料で作られたホール素子に比べ、集積化というメリッ
トがある半面、磁気感度が低いため、オフセット電圧の
ばらつきによる、動作磁束密度ばらつきが大きかった。
従来の集積化磁気センサの回路構成を第２図に示す。
一つのホール素子11と、一つのコンパレータ12と、シュ
ミットトリ回路13、出力ランジスタ14などを同一シリコ
ンチップに集積化したものが一般的である。
一つのホール素子11と、一つのコンパレータ12と、シュ
ミットトリ回路13、出力ランジスタ14などを同一シリコ
ンチップに集積化したものが一般的である。
従って、前述の磁気オフセットの原因である、オフセ
ット電圧は、ホール素子自体がもつオフセット電圧と、
コンパレータがもつオフセット電圧との和となってい
た。すなわち、無磁場の状態でVsoff＋Vcoff＝ＶToffで
ある。ここで、Vsoffは磁気センサのオフセット電圧、V
coffはコンパレータのオフセット電圧、ＶToffはトータ
ルオフセット電圧である。
ット電圧は、ホール素子自体がもつオフセット電圧と、
コンパレータがもつオフセット電圧との和となってい
た。すなわち、無磁場の状態でVsoff＋Vcoff＝ＶToffで
ある。ここで、Vsoffは磁気センサのオフセット電圧、V
coffはコンパレータのオフセット電圧、ＶToffはトータ
ルオフセット電圧である。
従来の集積化磁気センサは、前述したように一つのホ
ール素子と一つのコンパレータと信号処理回路とを集積
化したものであり、それぞれのオフセット電圧が磁気オ
フセットの原因となっていた。また、シリコン基板を用
いたホール素子は、ガリウムひ素や、インジウムアンチ
モンにくらべ電子移動度が低いため、ホール電圧が小さ
い。無磁場における、動作磁束密度、すなわち磁気オフ
セットは Goffs＝ＶToff/S と現される。ここでGoffsは磁気オフセット、Ｓは、ホ
ール電圧である。従って磁気オフセットを低減するには
ホール素子の無磁場下におけるオフセット電圧Vsoffと
コンパレータのオフセット電圧Vcoffを低減すること、
磁気感度Ｓを上げることが必要である。
ール素子と一つのコンパレータと信号処理回路とを集積
化したものであり、それぞれのオフセット電圧が磁気オ
フセットの原因となっていた。また、シリコン基板を用
いたホール素子は、ガリウムひ素や、インジウムアンチ
モンにくらべ電子移動度が低いため、ホール電圧が小さ
い。無磁場における、動作磁束密度、すなわち磁気オフ
セットは Goffs＝ＶToff/S と現される。ここでGoffsは磁気オフセット、Ｓは、ホ
ール電圧である。従って磁気オフセットを低減するには
ホール素子の無磁場下におけるオフセット電圧Vsoffと
コンパレータのオフセット電圧Vcoffを低減すること、
磁気感度Ｓを上げることが必要である。
従来、磁気オフセット低減の具体的手段はなく、チッ
プ選別して所望のばらつき範囲内のICを選別する以外方
法がなく、高精度の磁気センサを安価に製造するうえで
大きな問題となっていた。
プ選別して所望のばらつき範囲内のICを選別する以外方
法がなく、高精度の磁気センサを安価に製造するうえで
大きな問題となっていた。
本発明は、前述した従来技術の問題点を解決するため
に新しい構成手段をとった集積化磁気センサに関するも
のである。特にコンパレータのオフセット電圧Vcoffの
低減と、磁気感度Ｓの向上を同時に達成するために、二
つのホール素子と、二つのコンパレータを同一チップ上
に集積したものであり、磁気オフセットを小さくするこ
とを可能にしたものである。
に新しい構成手段をとった集積化磁気センサに関するも
のである。特にコンパレータのオフセット電圧Vcoffの
低減と、磁気感度Ｓの向上を同時に達成するために、二
つのホール素子と、二つのコンパレータを同一チップ上
に集積したものであり、磁気オフセットを小さくするこ
とを可能にしたものである。
以下、本発明の好適な実施例を図面に基づいて詳細に
説明する。第１図は本発明の実施例を示す、集積化磁気
センサの結線図である。
説明する。第１図は本発明の実施例を示す、集積化磁気
センサの結線図である。
１及び２はホール効果を用いたホール素子である。D
1,D2は各々のホール素子のドレイン端子であり、S1,S2
は、ソース端子である。これらは各々のホール素子の駆
動電流電極となっている。またH1,H2はホール素子１
の、H3,H4はホール素子２のホール電圧出力端子であ
る。３はホール素子１のホール出力端子H2とホール素子
２のホール出力端子H3を入力するコンパレータである。
6,7及び８はＰチャネルMOSスイッチである。４はH1とH4
を入力し、出力としてスイッチング電圧を得るためのコ
ンパレータである。定電圧回路（図示せず。）の出力端
子がＰチャネルMOSスイッチ６のゲートに接続される。
ホール素子１はMOS抵抗として働く、ＰチャネルMOS6を
介してＶDDより電流を供給し、ドレイン端子D1を一定電
圧に保っている。更にソース電極S1はＶSSに接続されて
いる。ホール素子２は、抵抗として働く、ＰチャネルMO
S7と、ＰチャネルMOSスイッチ８を介して、同じくＶDD
より一定電流を供給している。コンパレータ３は反転入
力端子にホール素子１のH2端子を、非反転入力端子にホ
ール素子２のH3端子を接続し、更に出力端子はＰチャネ
ルMOS8のゲートに接続され、H2,H3間の電圧を常に等し
くするように、ドレイン端子D2の電圧をコントロールす
るように働く。このように接続することにより、H1とH4
間のホール電圧出力は、ホール素子１とホール素子２の
それぞれが得るホール電圧の和となる。従って従来の一
つのホール素子の場合と比較して２倍の感度を得ること
ができる。更にH1端子と、コンパレータ４の非反転入力
端子を接続し、H4端子とコンパレータ４の反転入力端子
とを接続する。コンパレータ４の出力端子out1は磁束密
度の大きさ、又は、Ｎ極,S極に対し、アナログ出力を変
換したスイッチング出力を得ることができる。ところで
コンパレータ１とコンパレータ２が同じ回路定数を有
し、同じマスクパターンを有し、更に同じ製造工程で同
一チップ内に集積された回路であって、平行移動した様
に近接して集積されていると、二つのコンパレータはほ
ぼ同じオフセット電圧をもっているので前述の回路接続
によって、互いのコンパレータのオフセット電圧はキャ
ンセルされる。又、左右対称に配置されている場合、コ
ンパレータ４の入力端子とH1,H2を逆転させれば、同様
にオフセット電圧をキャンセルする効果を得ることがで
きる。
1,D2は各々のホール素子のドレイン端子であり、S1,S2
は、ソース端子である。これらは各々のホール素子の駆
動電流電極となっている。またH1,H2はホール素子１
の、H3,H4はホール素子２のホール電圧出力端子であ
る。３はホール素子１のホール出力端子H2とホール素子
２のホール出力端子H3を入力するコンパレータである。
6,7及び８はＰチャネルMOSスイッチである。４はH1とH4
を入力し、出力としてスイッチング電圧を得るためのコ
ンパレータである。定電圧回路（図示せず。）の出力端
子がＰチャネルMOSスイッチ６のゲートに接続される。
ホール素子１はMOS抵抗として働く、ＰチャネルMOS6を
介してＶDDより電流を供給し、ドレイン端子D1を一定電
圧に保っている。更にソース電極S1はＶSSに接続されて
いる。ホール素子２は、抵抗として働く、ＰチャネルMO
S7と、ＰチャネルMOSスイッチ８を介して、同じくＶDD
より一定電流を供給している。コンパレータ３は反転入
力端子にホール素子１のH2端子を、非反転入力端子にホ
ール素子２のH3端子を接続し、更に出力端子はＰチャネ
ルMOS8のゲートに接続され、H2,H3間の電圧を常に等し
くするように、ドレイン端子D2の電圧をコントロールす
るように働く。このように接続することにより、H1とH4
間のホール電圧出力は、ホール素子１とホール素子２の
それぞれが得るホール電圧の和となる。従って従来の一
つのホール素子の場合と比較して２倍の感度を得ること
ができる。更にH1端子と、コンパレータ４の非反転入力
端子を接続し、H4端子とコンパレータ４の反転入力端子
とを接続する。コンパレータ４の出力端子out1は磁束密
度の大きさ、又は、Ｎ極,S極に対し、アナログ出力を変
換したスイッチング出力を得ることができる。ところで
コンパレータ１とコンパレータ２が同じ回路定数を有
し、同じマスクパターンを有し、更に同じ製造工程で同
一チップ内に集積された回路であって、平行移動した様
に近接して集積されていると、二つのコンパレータはほ
ぼ同じオフセット電圧をもっているので前述の回路接続
によって、互いのコンパレータのオフセット電圧はキャ
ンセルされる。又、左右対称に配置されている場合、コ
ンパレータ４の入力端子とH1,H2を逆転させれば、同様
にオフセット電圧をキャンセルする効果を得ることがで
きる。
尚、ここでホール素子は半導体基板表面に形成された
エピタキシ一層上に作られたものや、MOS型ホール素子
が考えられる。特にＮチャネルMOSホール素子とＰチャ
ネルMOSスイッチを直列に接続した構成では、一定電流
をセンサに供給でき、低消費電力化に有効である。一方
周辺回路も二つのコンパレータをCMOS回路構成にするこ
とによりICチップ全体の消費電力を低減するとともに、
温度特性変動の小さい、安定な磁気センサを得ることが
できる。
エピタキシ一層上に作られたものや、MOS型ホール素子
が考えられる。特にＮチャネルMOSホール素子とＰチャ
ネルMOSスイッチを直列に接続した構成では、一定電流
をセンサに供給でき、低消費電力化に有効である。一方
周辺回路も二つのコンパレータをCMOS回路構成にするこ
とによりICチップ全体の消費電力を低減するとともに、
温度特性変動の小さい、安定な磁気センサを得ることが
できる。
本発明は以上説明したように、二つのホール素子に発
生するホール電圧をコンパレータを用いて加算し、磁気
センサとしての磁気感度を向上させ、更にこのコンパレ
ータの固有のオフセット電圧を、次段のデジタル信号変
換用コンパレータのオフセット電圧と、相殺し、磁気の
検出精度を改良する効果を得た。
生するホール電圧をコンパレータを用いて加算し、磁気
センサとしての磁気感度を向上させ、更にこのコンパレ
ータの固有のオフセット電圧を、次段のデジタル信号変
換用コンパレータのオフセット電圧と、相殺し、磁気の
検出精度を改良する効果を得た。
以上の発明の詳細な説明においては、説明を簡単にす
るためホール素子はほぼ同一形状であるとしたが、本発
明の目的を達成する上でそのようなことは必ずしも必要
ではない。又、個々のホール素子の電流駆動電極間にか
かる電圧も等しい必要はないことはもちろんである。
るためホール素子はほぼ同一形状であるとしたが、本発
明の目的を達成する上でそのようなことは必ずしも必要
ではない。又、個々のホール素子の電流駆動電極間にか
かる電圧も等しい必要はないことはもちろんである。
第１図は本発明にかかる磁気センサの回路の構成図、第
２図は従来の集積化磁気センサの回路構成図てある。 1,2……ホール素子 3,4……コンパレータ ８……ＰチャネルMOSトランジスタ ９、10……ＰチャネルデプレッションMOSトランジスタ
２図は従来の集積化磁気センサの回路構成図てある。 1,2……ホール素子 3,4……コンパレータ ８……ＰチャネルMOSトランジスタ ９、10……ＰチャネルデプレッションMOSトランジスタ
Claims (5)
- 【請求項１】第一と第二のホール素子が半導体チップ上
に外部磁場に対し互いに逆の変動を示す様に形成されて
おり、前記第一のホール素子の一方のホール出力端子が
第一のコンパレータの反転入力端子に接続されると共に
他方のホール出力端子が第二のコンパレータの非反転入
力端子に接続され、前記第二のホール素子の一方のホー
ル出力端子が第二のコンパレータの反転入力端子に接続
されると共に他方のホール出力端子が第一のコンパレー
タの非反転入力端子に接続され、前記第二のホール素子
の一方の電流制御端子が前記第一のコンパレータにより
制御され、前記第一と第二のコンパレータが前記半導体
チップ上に近接して集積されていて前記第一と第二のコ
ンパレータのオフセット電圧が消去され、前記第二のコ
ンパレータの出力端子より前記第一のホール素子に発生
するホール電圧と前記第二のホール素子に発生するホー
ル電圧との和の電圧が出力されることを特徴とする磁気
センサ。 - 【請求項２】前記第一と第二のコンパレータが前記半導
体チップ上に平行移動した形で近接して集積されている
特許請求の範囲第１項記載の磁気センサ。 - 【請求項３】前記第一と第二のコンパレータが前記半導
体チップ上に左右対称にした形で近接して集積されてい
る特許請求の範囲第１項記載の磁気センサ。 - 【請求項４】前記第一と第二のコンパレータを相補型MO
S集積回路で構成した特許請求の範囲第１項記載の磁気
センサ。 - 【請求項５】前記第一と第二のコンパレータが前記半導
体チップ上に同じ製造工程で集積される特許請求の範囲
第１、２、３又は４項記載の磁気センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047057A JP2614444B2 (ja) | 1987-03-02 | 1987-03-02 | 磁気センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047057A JP2614444B2 (ja) | 1987-03-02 | 1987-03-02 | 磁気センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63212882A JPS63212882A (ja) | 1988-09-05 |
| JP2614444B2 true JP2614444B2 (ja) | 1997-05-28 |
Family
ID=12764527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62047057A Expired - Lifetime JP2614444B2 (ja) | 1987-03-02 | 1987-03-02 | 磁気センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2614444B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6110639B2 (ja) * | 2012-11-16 | 2017-04-05 | 旭化成エレクトロニクス株式会社 | センサ閾値決定回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582084A (ja) * | 1981-06-26 | 1983-01-07 | Toshiba Corp | ホ−ル素子装置 |
-
1987
- 1987-03-02 JP JP62047057A patent/JP2614444B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63212882A (ja) | 1988-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tsividis et al. | An integrated NMOS operational amplifier with internal compensation | |
| US4875011A (en) | Magnetic sensor using integrated silicon Hall effect elements formed on the (100) plane of a silicon substrate | |
| US5530345A (en) | An integrated hall•effect apparatus for detecting the position of a magnetic element | |
| Bilotti et al. | Monolithic magnetic Hall sensor using dynamic quadrature offset cancellation | |
| US4657658A (en) | Semiconductor devices | |
| US4739264A (en) | Magnetic sensor using a plurality of Hall effect devices | |
| Haberli et al. | Two-dimensional magnetic microsensor with on-chip signal processing for contactless angle measurement | |
| US5489846A (en) | Magnetic-field sensor with split-drain MOSFETS | |
| Popovic | Hall devices for magnetic sensor microsystems | |
| US20020149506A1 (en) | Circuit configuration and sensor device | |
| JP2614444B2 (ja) | 磁気センサ | |
| JPH04239809A (ja) | 振幅制限回路 | |
| JPH02110717A (ja) | トランジスタのベース電流補償回路 | |
| Demeûs et al. | Integrated sensor and electronic circuits in fully depleted SOI technology for high-temperature applications | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| EP0846340A1 (en) | Switched magnetic field sensitive field effect transistor device | |
| JPH0350762A (ja) | 電流検出回路 | |
| Kawahito et al. | An integrated MOS magnetic sensor with chopper-stabilized amplifier | |
| JP2505390B2 (ja) | 差動増幅回路 | |
| JPH0119303B2 (ja) | ||
| JP2586102B2 (ja) | 集積化変換器 | |
| JPH0324075B2 (ja) | ||
| US6169430B1 (en) | CMOS imager column buffer gain compensation circuit | |
| JPS61148906A (ja) | Ｍｏｓ増幅出力回路 | |
| JP2586103B2 (ja) | 温度補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |