JPS61113346A - 位相偏移変調方式 - Google Patents
位相偏移変調方式Info
- Publication number
- JPS61113346A JPS61113346A JP23413684A JP23413684A JPS61113346A JP S61113346 A JPS61113346 A JP S61113346A JP 23413684 A JP23413684 A JP 23413684A JP 23413684 A JP23413684 A JP 23413684A JP S61113346 A JPS61113346 A JP S61113346A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- counter
- frequency
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/2057—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases with a separate carrier for each phase state
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各種データの伝送に際し、特定周波数の搬送
波に対し変調信号により位相偏移変調を行なう方式に関
するものである。
波に対し変調信号により位相偏移変調を行なう方式に関
するものである。
位相偏移（以下、ＰＳＫ）変調を行なうには、周知のと
おり、原搬送波に対し移相回路により特定の位相偏移を
与え、移相搬送波を得たうえ、２値の変調信号によりス
イッチ等を制御し、原搬送波と移相搬送波とを選択して
ＰＳＫ信号を得るのが一般的となつ、ている。
おり、原搬送波に対し移相回路により特定の位相偏移を
与え、移相搬送波を得たうえ、２値の変調信号によりス
イッチ等を制御し、原搬送波と移相搬送波とを選択して
ＰＳＫ信号を得るのが一般的となつ、ている。
しかし、前述の方式においては、スイッチ等による選択
を行なっているため、ＰＳＫ信号の位相変化が急激とな
シ、これに応じて搬送波の高低両側方に側波帯が広域に
発生し、この側波帯を狭域として他への妨害を阻止する
目的上、急峻な遮断特性の帯域Ｐ波器を用いねばならず
、これが高価かつ大形となる問題を生じている。
を行なっているため、ＰＳＫ信号の位相変化が急激とな
シ、これに応じて搬送波の高低両側方に側波帯が広域に
発生し、この側波帯を狭域として他への妨害を阻止する
目的上、急峻な遮断特性の帯域Ｐ波器を用いねばならず
、これが高価かつ大形となる問題を生じている。
なお、複数の互に異なる周波数を有する搬送波を用いる
場合には、各搬送波毎に帯域戸波器を必要とし、全装置
として高価かつ大形となる問題が更に顕著となる。
場合には、各搬送波毎に帯域戸波器を必要とし、全装置
として高価かつ大形となる問題が更に顕著となる。
前述の問題を解決するため、本発明は、つぎの手段によ
って構成するものとなっている。
って構成するものとなっている。
すなわち、搬送波の周波数に対し整数倍の高い周波数を
有する第１のクロックパルスを第１のカウンタにより反
復してカウントし、変調信号の変化に応じて位相変化の
過渡期間に応じた周波数を有する第２のクロックパルス
を第２のカウンタにより登算および減算のカウントを行
ない、これら第１および第２のカウンタの各カウント出
力を加算し、この加算値の変化に応じて搬送波の少なく
とも１周期分を発生するものとしている。
有する第１のクロックパルスを第１のカウンタにより反
復してカウントし、変調信号の変化に応じて位相変化の
過渡期間に応じた周波数を有する第２のクロックパルス
を第２のカウンタにより登算および減算のカウントを行
ない、これら第１および第２のカウンタの各カウント出
力を加算し、この加算値の変化に応じて搬送波の少なく
とも１周期分を発生するものとしている。
したがって、例えば変調信号が論理値”０″から１°′
へ変化したとき、ｌ！Ｅ２のカウンタが登算を行なって
カウントアツプすれば最大値のカウント出力となシ、同
様にｌ″から′０″へ変化したときには、第２のカウン
タが減算を行なって最小値のカウント出力とな）、変調
信号がｏ″または°“１”の一定状態であれば、カウン
ト出力が最小値または最大値の一定値となる一方、第１
のカウンタは常に第４のクロックパルスを反復してカウ
ントし、これのカウント出力が最小値がら最大値へ至っ
て最小値へ戻り、更に最大値へ至る状態を反復するもの
となっており、両カウンタのカウント出力を加算すると
、第２のカウンタが一定値のカウント出力であれば、加
算値の変化は第１のカウンタのカウント値によって定め
られ、これの変化速度が一定となるのに対し、第２のカ
ウンタが登算または減算中は、加算値の変化が第２のカ
ウンタのカウント出力変化速度に応じて定まるものとな
る。
へ変化したとき、ｌ！Ｅ２のカウンタが登算を行なって
カウントアツプすれば最大値のカウント出力となシ、同
様にｌ″から′０″へ変化したときには、第２のカウン
タが減算を行なって最小値のカウント出力とな）、変調
信号がｏ″または°“１”の一定状態であれば、カウン
ト出力が最小値または最大値の一定値となる一方、第１
のカウンタは常に第４のクロックパルスを反復してカウ
ントし、これのカウント出力が最小値がら最大値へ至っ
て最小値へ戻り、更に最大値へ至る状態を反復するもの
となっており、両カウンタのカウント出力を加算すると
、第２のカウンタが一定値のカウント出力であれば、加
算値の変化は第１のカウンタのカウント値によって定め
られ、これの変化速度が一定となるのに対し、第２のカ
ウンタが登算または減算中は、加算値の変化が第２のカ
ウンタのカウント出力変化速度に応じて定まるものとな
る。
このよめ、加算値の変化にしたがって搬送波の少なくと
も１周期分を発生し、以上の動作を反復すれば、変調信
号が”０″のとき原位相の搬送波が生じ、同信号が′１
”のときは進んだ位相の移相搬送波が生ずると共に、こ
れらの位相が変化する過渡期間は第２のカウンタの登算
および減算速度により定まＪ、ＰＳＫ信号の位相変化が
急激とならず、広域の側波帯が生じない。
も１周期分を発生し、以上の動作を反復すれば、変調信
号が”０″のとき原位相の搬送波が生じ、同信号が′１
”のときは進んだ位相の移相搬送波が生ずると共に、こ
れらの位相が変化する過渡期間は第２のカウンタの登算
および減算速度により定まＪ、ＰＳＫ信号の位相変化が
急激とならず、広域の側波帯が生じない。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１図はブロック図、第２図は第１図の各部における波
形を示すタイミングチャートであシ、整数Ｎ進によシリ
ングカウントを行なう第１のカウンタ１は、ＰＳＫ信号
の搬送波周波数ｆｔに対し、Ｎ＠ｆＴの高い周波数を有
する第１のりａツクパルスＰｃ１を反復してカウントし
、アナログ的に示す＄２図（ａ）のカウント出力を反復
のうえ送出している一方、２値の変調信号Ｓ＋ｄ（ｂ）
および、これをインバータ２により反転した信号により
各個に制御される式Ｄゲート３．４を介し、周波数ｆｓ
を有する第２のクロックパルスＰＣ２が登算入力Ｕおよ
び減算人力りへ各個に与えられているＮ／２進により登
算および減算のカウントを行なう第２のカウンタ５は、
変調信号（ｂ）が論理値の°“０″゛となっている期間
！のとき、アナログ的に示すカウント出力（Ｃ）が”Ｏ
”となってシシ、各カウント出力（ａ）と（ｅ）とを加
算する加算器６の出力（ｄ）は、カウンタ１のカウント
出力（ａ）の変化によって定まシ、アナログ的に示す出
力（ｄ）の加算値変化がカウント出力（ａ）の変化と一
致する状態になっている。
形を示すタイミングチャートであシ、整数Ｎ進によシリ
ングカウントを行なう第１のカウンタ１は、ＰＳＫ信号
の搬送波周波数ｆｔに対し、Ｎ＠ｆＴの高い周波数を有
する第１のりａツクパルスＰｃ１を反復してカウントし
、アナログ的に示す＄２図（ａ）のカウント出力を反復
のうえ送出している一方、２値の変調信号Ｓ＋ｄ（ｂ）
および、これをインバータ２により反転した信号により
各個に制御される式Ｄゲート３．４を介し、周波数ｆｓ
を有する第２のクロックパルスＰＣ２が登算入力Ｕおよ
び減算人力りへ各個に与えられているＮ／２進により登
算および減算のカウントを行なう第２のカウンタ５は、
変調信号（ｂ）が論理値の°“０″゛となっている期間
！のとき、アナログ的に示すカウント出力（Ｃ）が”Ｏ
”となってシシ、各カウント出力（ａ）と（ｅ）とを加
算する加算器６の出力（ｄ）は、カウンタ１のカウント
出力（ａ）の変化によって定まシ、アナログ的に示す出
力（ｄ）の加算値変化がカウント出力（ａ）の変化と一
致する状態になっている。
なお、カウンタ５のカウント出力は、カウンタ１のカウ
ント出力に比し１ビツト少なくなっているため、加算器
６の各カウンタ１，５と対応する入力に対し、各カウン
タ１，５の最下位ビットＬＳＥを加算器６０入力最下位
ビン） ＬＳＢと一致させて与えであるが、加算器６０
入力中、カウンタ５と対応する最上位ビットＭＳＢには
、”Ｏ”の信号が与えである。
ント出力に比し１ビツト少なくなっているため、加算器
６の各カウンタ１，５と対応する入力に対し、各カウン
タ１，５の最下位ビットＬＳＥを加算器６０入力最下位
ビン） ＬＳＢと一致させて与えであるが、加算器６０
入力中、カウンタ５と対応する最上位ビットＭＳＢには
、”Ｏ”の信号が与えである。
加算器６の出力（ｄ）Ｆｉ、第３図に示す関係によう、
アドレス指定信号にデータＤＡＴを格納したメモリγに
対し、アドレス指定信号として与えられており、出力（
ｄ）の示す加算値によりデータＤＡＴの読み出しがなさ
れ、これがディジタル・アナログ変換器（以下、ＤＡＣ
）８を介し、アナログ信号へ変換され、搬送波（ｅ）と
して送出される。
アドレス指定信号にデータＤＡＴを格納したメモリγに
対し、アドレス指定信号として与えられており、出力（
ｄ）の示す加算値によりデータＤＡＴの読み出しがなさ
れ、これがディジタル・アナログ変換器（以下、ＤＡＣ
）８を介し、アナログ信号へ変換され、搬送波（ｅ）と
して送出される。
すると、メモリ７の内容は、第３図のとおり搬送波（ｅ
）の少なくとも１周期分を示す正弦波のデータとなって
いるため、変調信号（ｂ）が”０”であり、カウンタ５
のカウント出力（Ｃ）がすべてＯ”の間は、カウンタ１
のカウント出力（ａ）が（Ｎ−１丁）／Ｎの周期により
、反復してカウント値を鋸歯状に変化するのに応じ、正
弦波の１周期分づつが連続的にかつ反復して送出され、
これが原位相の搬送波（ｅ）となる。
）の少なくとも１周期分を示す正弦波のデータとなって
いるため、変調信号（ｂ）が”０”であり、カウンタ５
のカウント出力（Ｃ）がすべてＯ”の間は、カウンタ１
のカウント出力（ａ）が（Ｎ−１丁）／Ｎの周期により
、反復してカウント値を鋸歯状に変化するのに応じ、正
弦波の１周期分づつが連続的にかつ反復して送出され、
これが原位相の搬送波（ｅ）となる。
−ただし、搬送波（ｅ）は、第２図に一部を拡大して示
すとおり、階段状の量子化雑音を含んでいるため、低域
Ｐ波器９によシ雑音成分を除去してから、ＰＳＫ信号Ｓ
Ｆ’８として送出するものとなっている。
すとおり、階段状の量子化雑音を含んでいるため、低域
Ｐ波器９によシ雑音成分を除去してから、ＰＳＫ信号Ｓ
Ｆ’８として送出するものとなっている。
一方、カウンタ５のカウント出力は、ＮＯＲゲート等の
全１０°′デコーダ１１および、にＱゲート等を用いた
全″１″デコーダ１２へ与えられており、期間■におい
ては、カウント出力がすべて”Ｏｎのため、デコーダ１
１の出力（ｆ）が”１”となシ、これがＲ−８形の７リ
ツプフロツプ回路（以下、ＦＦＣ）１３のリセット人力
Ｒへ与えられていることにより、ＦＦＣ・１３がリセッ
ト状態となっており、出力Ｑ（ｈ）が“０″、出力Ｑ
（ｊ）は”１”であるが、変調信号（ｂ）がＯ”の間は
ＭΦゲート３がオフであると共に、出力（へ）のθ″に
よシＡＮＤゲート４もオフであり、クロックパルスＰＣ
２は、ＭΦゲート３，４により阻止され、カウンタ５へ
与えられない。
全１０°′デコーダ１１および、にＱゲート等を用いた
全″１″デコーダ１２へ与えられており、期間■におい
ては、カウント出力がすべて”Ｏｎのため、デコーダ１
１の出力（ｆ）が”１”となシ、これがＲ−８形の７リ
ツプフロツプ回路（以下、ＦＦＣ）１３のリセット人力
Ｒへ与えられていることにより、ＦＦＣ・１３がリセッ
ト状態となっており、出力Ｑ（ｈ）が“０″、出力Ｑ
（ｊ）は”１”であるが、変調信号（ｂ）がＯ”の間は
ＭΦゲート３がオフであると共に、出力（へ）のθ″に
よシＡＮＤゲート４もオフであり、クロックパルスＰＣ
２は、ＭΦゲート３，４により阻止され、カウンタ５へ
与えられない。
ついで、期間１ 訃よびｌのとおり、変調信号（ｂ）が
”１”へ転すると、駒ゲート３がオンとなり、これを介
してクロックパルスＰＣ２が送出され、に０ゲート３の
出力（ト）としてカウンタ５の登算入力Ｕへ与えられる
ため、カウンタ５が登算を行ない、（Ｎ／２）−１個の
クロックパルスｆｃｚをカウントするとカウントアツプ
し、この状態を保持する。
”１”へ転すると、駒ゲート３がオンとなり、これを介
してクロックパルスＰＣ２が送出され、に０ゲート３の
出力（ト）としてカウンタ５の登算入力Ｕへ与えられる
ため、カウンタ５が登算を行ない、（Ｎ／２）−１個の
クロックパルスｆｃｚをカウントするとカウントアツプ
し、この状態を保持する。
このため、期間Ｉにおいては、カウンタ１のカウント出
力（ａ）に対しカウンタ５のカウント出力（ｅ）を加算
した値が加算出力（ｄ）となり、これの変化状況が加速
され、出力（ｄ）の変化状況が期間ＩＫ対し１８０°の
進み位相となシ、期間■においてこの状態が反復される
。
力（ａ）に対しカウンタ５のカウント出力（ｅ）を加算
した値が加算出力（ｄ）となり、これの変化状況が加速
され、出力（ｄ）の変化状況が期間ＩＫ対し１８０°の
進み位相となシ、期間■においてこの状態が反復される
。
したがって、期間Ｉで、は、加算出力（ｄ）の変化状況
が期間１よυも１８０°進んだ位相により反復されるも
のとなり、これに応じて１８０°位相偏移の行なわれた
搬送波（ｅ）がＰＳＫ信号Ｓｐ＋＋として送出される。
が期間１よυも１８０°進んだ位相により反復されるも
のとなり、これに応じて１８０°位相偏移の行なわれた
搬送波（ｅ）がＰＳＫ信号Ｓｐ＋＋として送出される。
また、期間■が位相変化の過渡期間となり、この間に位
相が次第に偏移するため、ＰＳＫ信号ＳＰＳの位相変化
が急激とならず、広域の側波帯が生じないものになる。
相が次第に偏移するため、ＰＳＫ信号ＳＰＳの位相変化
が急激とならず、広域の側波帯が生じないものになる。
なお、期間Ｉの時間ｔｓは、この場合次式により示され
る。
る。
ｔ １１ ＝ Ｎ／（２・ｆ ｇ ）
−” ” ” （１）以上に対し、期間１１−よびＶ
のとおり、変調信号（ｂ）が”０”へ復すれば、今度は
カウンタ５のカウント出力がすべて“１”となっており
、デコーダ１２の出力□□□）が“１”とな、９、ＦＦ
Ｃ・１３がセットされ、出力色）を”１”、出力（ｊ）
を”０″としているため、インバータ２の出力が”１”
となるのに応じてＭＯゲート４がオンとなり、クロック
パルスＰＣ２がこれの出力（４として送出され、カウン
タ５の減算入力りへ与えられるものとなり、カウンタ５
が減算を開始し、カウント値が０″となったうえ、この
状態を保持する。
−” ” ” （１）以上に対し、期間１１−よびＶ
のとおり、変調信号（ｂ）が”０”へ復すれば、今度は
カウンタ５のカウント出力がすべて“１”となっており
、デコーダ１２の出力□□□）が“１”とな、９、ＦＦ
Ｃ・１３がセットされ、出力色）を”１”、出力（ｊ）
を”０″としているため、インバータ２の出力が”１”
となるのに応じてＭＯゲート４がオンとなり、クロック
パルスＰＣ２がこれの出力（４として送出され、カウン
タ５の減算入力りへ与えられるものとなり、カウンタ５
が減算を開始し、カウント値が０″となったうえ、この
状態を保持する。
このため、期間■においてカウント出力（ｃ）が次第に
減少するのに応じ、加算出力（ｄ）の変化状況が遅延し
、期間Ｉと同一の位相となってから求定化するものとな
り、期間Ｖ Ｋ ｉ−いては、期間１と同一位相の変化
状況となる。
減少するのに応じ、加算出力（ｄ）の変化状況が遅延し
、期間Ｉと同一の位相となってから求定化するものとな
り、期間Ｖ Ｋ ｉ−いては、期間１と同一位相の変化
状況となる。
したがって、期間Ｖでは、加算出力（ｄ）の変化状況が
期間Ｉと同一位相により反復されるものとなり、これに
応じて原位相の搬送波（ｅ）がＰＳＫ信号ＳＦｇとして
送出される。
期間Ｉと同一位相により反復されるものとなり、これに
応じて原位相の搬送波（ｅ）がＰＳＫ信号ＳＦｇとして
送出される。
また、期間■が期間■と同様の過渡期間となり、この時
間ｔｐは（１）式により示すとおりになると共に１期間
■と同じく広域の側波帯が生じなりものとなる。
間ｔｐは（１）式により示すとおりになると共に１期間
■と同じく広域の側波帯が生じなりものとなる。
なお、ＤＡＤ・８の変換特性は、第４図に示すとおシ、
ディジタル入力Ｄｌの中央値と対応してアナログ出力Ａ
。の零を設定のうえ、正負方向の出力を送出するものを
用いれば、搬送波（，３）に直流分を含まず好適である
。
ディジタル入力Ｄｌの中央値と対応してアナログ出力Ａ
。の零を設定のうえ、正負方向の出力を送出するものを
用いれば、搬送波（，３）に直流分を含まず好適である
。
第５図は、他の実施例を示す要部ブロック図であシ、加
算器６の加算出力中、最上位ビットＭＳＢとこれの以外
のビットとを各々排他的論理和（以下、ＥＸＯＲ）ゲー
ト２１〜２４を介して取）出しな出力、および、最上位
ビットＭＳＢをＤＡＣ・８へ与え、三角波の交流信号へ
変換し、これを、波形変換器２５によ勺正弦波へ変換の
うえ搬送波（ｅ）としており、第１図のメモリＴ以降を
第５図のものへ置換すれば同等の結果が得られる。
算器６の加算出力中、最上位ビットＭＳＢとこれの以外
のビットとを各々排他的論理和（以下、ＥＸＯＲ）ゲー
ト２１〜２４を介して取）出しな出力、および、最上位
ビットＭＳＢをＤＡＣ・８へ与え、三角波の交流信号へ
変換し、これを、波形変換器２５によ勺正弦波へ変換の
うえ搬送波（ｅ）としており、第１図のメモリＴ以降を
第５図のものへ置換すれば同等の結果が得られる。
なお、波形変換器２５としては、折線近似によシ正弦波
を送出する回路、または、低域Ｆ波器等を用いればよい
。
を送出する回路、または、低域Ｆ波器等を用いればよい
。
したがって、ＰＳＫ信号のＳＰＫの位相変化が急激とな
らず、側波帯が広域に発生しないものとな夛、安価な低
域ｐ波器９を用いるのみにより目的が達せられると共に
、全般的にディジタル回路を用いており、集積回路化が
容易であ）、安価かつ小形。
らず、側波帯が広域に発生しないものとな夛、安価な低
域ｐ波器９を用いるのみにより目的が達せられると共に
、全般的にディジタル回路を用いており、集積回路化が
容易であ）、安価かつ小形。
軽量なＰＳＫ変調装置が実現する。
ただし、原搬送波と移相搬送波との位相差を１８０°に
設定すれば、カウンタ１をＮ進、カウンタ５をＮ／２進
の関係としたとき好適であるが、位相差に応じてこの関
係を定めればよく、各カウンタ１，５の最大カウント値
および最小カウント値も条件に応じた選定が任意であり
、過渡期間ｔ８を定めるのは、クロックパルスＰＣ２０
周波数ｆ ｇのみならず、カウンタ５のカウント値によ
っても定めることができる一方、クロックパルスＰｃｔ
とｐｃｔとを同一とし、または、いずれか一方を分周し
て他方へ用いてもよく、ＥＸＯＲゲート２１〜２４をコ
ード変換器等へ置換してもよい等、種々の変形が自在で
ある。
設定すれば、カウンタ１をＮ進、カウンタ５をＮ／２進
の関係としたとき好適であるが、位相差に応じてこの関
係を定めればよく、各カウンタ１，５の最大カウント値
および最小カウント値も条件に応じた選定が任意であり
、過渡期間ｔ８を定めるのは、クロックパルスＰＣ２０
周波数ｆ ｇのみならず、カウンタ５のカウント値によ
っても定めることができる一方、クロックパルスＰｃｔ
とｐｃｔとを同一とし、または、いずれか一方を分周し
て他方へ用いてもよく、ＥＸＯＲゲート２１〜２４をコ
ード変換器等へ置換してもよい等、種々の変形が自在で
ある。
以上の説明によシ明らかなとおり本発明によれば、広域
の側波帯を生ぜず、高価かつ大形な帯域Ｐ波器が不要と
なり、装置を安価かつ小形とすることができるため、各
徨用途のＰＳＫ変調に用いて顕著な効果が得られる。
の側波帯を生ぜず、高価かつ大形な帯域Ｐ波器が不要と
なり、装置を安価かつ小形とすることができるため、各
徨用途のＰＳＫ変調に用いて顕著な効果が得られる。
図は本発明の実施例を示し、第１図はブロック図、第２
図は第１図における各部の波形を示すタイミングチャー
ト、第３図はメモリ中のデータを示す図、第４図はＤＡ
Ｃの変換特性を示す図、第５図は他の実施例を示す要部
ブロック図である。 １．５＠・１１＠カウンタ、６・１１１１・加算器、７
・・拳・メモリ、８・・・・ＤＡＣ（デ′イジタル・ア
ナログ変換器） 、ＰＣＩ ｌ ＰＯ２・畳・・クロッ
クパルス、ＳＭ ・・・拳ＲＷｌｌ信号、Ｓｐｓ・・・
曝ＰＳＫ （位相偏移）信号。
図は第１図における各部の波形を示すタイミングチャー
ト、第３図はメモリ中のデータを示す図、第４図はＤＡ
Ｃの変換特性を示す図、第５図は他の実施例を示す要部
ブロック図である。 １．５＠・１１＠カウンタ、６・１１１１・加算器、７
・・拳・メモリ、８・・・・ＤＡＣ（デ′イジタル・ア
ナログ変換器） 、ＰＣＩ ｌ ＰＯ２・畳・・クロッ
クパルス、ＳＭ ・・・拳ＲＷｌｌ信号、Ｓｐｓ・・・
曝ＰＳＫ （位相偏移）信号。
Claims (1)
- 搬送波の周波数に対し整数倍の高い周波数を有する第１
のクロックパルスを第１のカウンタにより反復してカウ
ントし、変調信号の変化に応じて位相変化の過渡期間に
応じた周波数を有する第２のクロックパルスを第２のカ
ウンタにより登算および減算のカウントを行ない、前記
第１および第２のカウンタの各カウント出力を加算し、
該加算値の変化に応じて前記搬送波の少なくとも１周期
分を発生することを特徴とした位相偏移変調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23413684A JPS61113346A (ja) | 1984-11-08 | 1984-11-08 | 位相偏移変調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23413684A JPS61113346A (ja) | 1984-11-08 | 1984-11-08 | 位相偏移変調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61113346A true JPS61113346A (ja) | 1986-05-31 |
Family
ID=16966197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23413684A Pending JPS61113346A (ja) | 1984-11-08 | 1984-11-08 | 位相偏移変調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61113346A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0368238A (ja) * | 1989-08-07 | 1991-03-25 | Japan Radio Co Ltd | Ｐｓｋ変調方式 |
| JP2009245723A (ja) * | 2008-03-31 | 2009-10-22 | Brother Ind Ltd | 多方向キースイッチ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123263A (en) * | 1979-03-08 | 1980-09-22 | Philips Nv | Data signal transmission system |
-
1984
- 1984-11-08 JP JP23413684A patent/JPS61113346A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123263A (en) * | 1979-03-08 | 1980-09-22 | Philips Nv | Data signal transmission system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0368238A (ja) * | 1989-08-07 | 1991-03-25 | Japan Radio Co Ltd | Ｐｓｋ変調方式 |
| JP2009245723A (ja) * | 2008-03-31 | 2009-10-22 | Brother Ind Ltd | 多方向キースイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102412812B (zh) | 脉宽调制器 | |
| KR940005374B1 (ko) | Fm 변조기 | |
| US5789992A (en) | Method and apparatus for generating digital pulse width modulated signal using multiplied component and data signals | |
| US6232903B1 (en) | Sequencing scheme for reducing low frequency tone generation in an analogue output signal | |
| US5864492A (en) | Randomized digital waveshape samples from a look up table | |
| JPS61113346A (ja) | 位相偏移変調方式 | |
| US6445326B1 (en) | High speed precision analog to digital convertor | |
| JP3927478B2 (ja) | Ｄ／ａコンバータ | |
| US5202846A (en) | Prime number spur reduction for digital synthesis | |
| JP2000315949A (ja) | 開口ひずみを減らす方法と回路 | |
| JP4121951B2 (ja) | ランダムジュネレータ | |
| JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
| US20020184274A1 (en) | Sinusoid synthesis | |
| JP2689539B2 (ja) | 分周器 | |
| JP3020517B2 (ja) | パルス幅変調回路 | |
| JPH01212122A (ja) | パルス幅変調器 | |
| JPH0744459B2 (ja) | Ｐｗｍ回路 | |
| KR960014531B1 (ko) | 디지탈 파형 발생기에 있어서 표본화 주파수 채배회로 | |
| JPS60247308A (ja) | 可変周波数正弦波信号発生装置 | |
| JPH0219665B2 (ja) | ||
| JPH10303754A (ja) | パルス幅変調回路および方法 | |
| JP2850164B2 (ja) | Ｆｍ変調器 | |
| JP2780421B2 (ja) | ノイズシェーピング型量子化装置 | |
| JPH0626357B2 (ja) | Ｆｓｋ−ａｍ変調回路 | |
| JPH03162037A (ja) | Ｐｓｋ変調回路 |