JPS61109157A - ソフトウエアの性能測定装置 - Google Patents
ソフトウエアの性能測定装置Info
- Publication number
- JPS61109157A JPS61109157A JP59228994A JP22899484A JPS61109157A JP S61109157 A JPS61109157 A JP S61109157A JP 59228994 A JP59228994 A JP 59228994A JP 22899484 A JP22899484 A JP 22899484A JP S61109157 A JPS61109157 A JP S61109157A
- Authority
- JP
- Japan
- Prior art keywords
- performance
- test
- performance measurement
- measurement
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＴＳＳシステムなどにおけるソフトウェア開
発およびテストに係り、特に、テストおよび性能測定の
効率化、省力化に好適なソフトウェアの性能測定装置に
関する。
発およびテストに係り、特に、テストおよび性能測定の
効率化、省力化に好適なソフトウェアの性能測定装置に
関する。
従来のＴＳＳ向はソフトウェアのテストおよび性能測定
は、端末装置から対象ソフトウェアを起動し、システム
からの出力メツセージに従い、テストあるいは性能測定
実施者が、必要項目を入力してソフトウェアを実行し、
同時に所要時間を測定し、結果をまとめていたので、テ
ストあるいは性能測定を行なっている間、テストあるい
は性能測定実施者は端末を離れることができず、あるい
は不注意で所要時間を記録し忘れた場合などソフトウェ
アを再実行しなければならないというような欠点があっ
た６ 〔発明の目的〕 本発明の目的は、テストあるいは性能測定を行なうＴＳ
Ｓ向はソフトウェアの使用する端末のエミュレーション
を行ないながら、テストあるいは性能測定を行なうため
の手順に従い、自動的にホスト計算機との間で信号のや
りとりを行ない結果を測定する如き、ソフトウェアの性
能測定装置を提供することにある。
は、端末装置から対象ソフトウェアを起動し、システム
からの出力メツセージに従い、テストあるいは性能測定
実施者が、必要項目を入力してソフトウェアを実行し、
同時に所要時間を測定し、結果をまとめていたので、テ
ストあるいは性能測定を行なっている間、テストあるい
は性能測定実施者は端末を離れることができず、あるい
は不注意で所要時間を記録し忘れた場合などソフトウェ
アを再実行しなければならないというような欠点があっ
た６ 〔発明の目的〕 本発明の目的は、テストあるいは性能測定を行なうＴＳ
Ｓ向はソフトウェアの使用する端末のエミュレーション
を行ないながら、テストあるいは性能測定を行なうため
の手順に従い、自動的にホスト計算機との間で信号のや
りとりを行ない結果を測定する如き、ソフトウェアの性
能測定装置を提供することにある。
本発明は、テストあるいは性能測定のための作業の自動
化のため、マイクロプロセッサを用いたＴＳＳ端末のエ
ミュレーション装置に、■ホスト計算機と端末との間の
信号のやりとりの記憶装置。
化のため、マイクロプロセッサを用いたＴＳＳ端末のエ
ミュレーション装置に、■ホスト計算機と端末との間の
信号のやりとりの記憶装置。
■不揮発性記憶装置に予め記憶しておいたテストあるい
は性能測定のための手順に従い、ホスト計算機へ信号を
送る機構、■テストあるいは性能測定ポイントにおける
時間測定機構、■テストあるいは性能測定結果まとめ機
構、を結合したもめである。
は性能測定のための手順に従い、ホスト計算機へ信号を
送る機構、■テストあるいは性能測定ポイントにおける
時間測定機構、■テストあるいは性能測定結果まとめ機
構、を結合したもめである。
以下、本発明の一実施例を第１図から第３図により説明
する。
する。
先ず、本実施例の構成を第１図により説明する。
ホスト計算機１は、テストあるいは性能測定を行なうソ
フトウェアを実行する計算機である。ホスト計算機１は
、モデム２，３を経て、本実施例の装置４と結びつける
。
フトウェアを実行する計算機である。ホスト計算機１は
、モデム２，３を経て、本実施例の装置４と結びつける
。
マイクロプロセッサ５は、テストあるいは性能測定処理
の制御を行なうためのものである。制御手順用メモリ６
は、テストあるいは性能測定のための制御手順を格納す
るメモリであり、テストあるいは性能測定の実行前に補
助記憶装置（フレキシブルディスクなど）１４から読み
込まれる。ハードウェアクロックβは、性能測定のとき
の所要時間を計測するために用いるソフトウェアタイマ
８には、バッテリーバックアップを行なっておくと、毎
使用時、日時の初期設定をする必要が無く便利である。
の制御を行なうためのものである。制御手順用メモリ６
は、テストあるいは性能測定のための制御手順を格納す
るメモリであり、テストあるいは性能測定の実行前に補
助記憶装置（フレキシブルディスクなど）１４から読み
込まれる。ハードウェアクロックβは、性能測定のとき
の所要時間を計測するために用いるソフトウェアタイマ
８には、バッテリーバックアップを行なっておくと、毎
使用時、日時の初期設定をする必要が無く便利である。
ワークエリア９は、ホスト計算機１から送ってきた信号
を一時蓄えたり、性能測定実施後、実施結果をまとめる
ときにワークエリアとして使用する。コンソール入出力
インターフェース１０は、本装置の利用者がホスト計算
機から送られてくる信号をモニタしたり、本装置の初期
設定などを行なうために用いる。補助記憶装置インター
フェース１２は、フレキシブルディスク１４などの補助
記憶装置とのインターフェースを行なうために用いる。
を一時蓄えたり、性能測定実施後、実施結果をまとめる
ときにワークエリアとして使用する。コンソール入出力
インターフェース１０は、本装置の利用者がホスト計算
機から送られてくる信号をモニタしたり、本装置の初期
設定などを行なうために用いる。補助記憶装置インター
フェース１２は、フレキシブルディスク１４などの補助
記憶装置とのインターフェースを行なうために用いる。
次に、本実施例の動作を第２図と第３図により説明する
。第２図に、本実例全体の制御手順を示す。１５におい
て、ホスト計算機１のＴＳＳ端末としてエミュレーショ
ンを行なう端末モードを初期設定する（たとえば、回線
の速度、ＡＳＣＩＩ。
。第２図に、本実例全体の制御手順を示す。１５におい
て、ホスト計算機１のＴＳＳ端末としてエミュレーショ
ンを行なう端末モードを初期設定する（たとえば、回線
の速度、ＡＳＣＩＩ。
ＥＢＣＤＩＫなどのコードの種類）６１６において、予
め作成して、補助記憶装置上に格納しておいたテストあ
るいは性能測定手順プログラムを制御手順用メモリ６へ
読み込む。性能測定手順プログラム１９は、第３図のよ
うな要素から構成される。ログ情報作成モジュール２０
は、ホスト計算機１と本装置４との信号の受渡し、およ
び、ハードウェアタイマ８により測定された時刻を補助
記憶装置１４へ蓄える。ホスト計算機へ送る信号のテキ
ストと手順モジュール２１は、ホスト計算機１へ送るテ
キストとそのテキストを送るべきタイミングを定めてい
るモジュールである。このモジュールは、ホスト計算機
ｌからの信号がもしＡならば、Ｂというテキストを送れ
という型のプロダクションルールのような形式で記述・
蓄積できる。
め作成して、補助記憶装置上に格納しておいたテストあ
るいは性能測定手順プログラムを制御手順用メモリ６へ
読み込む。性能測定手順プログラム１９は、第３図のよ
うな要素から構成される。ログ情報作成モジュール２０
は、ホスト計算機１と本装置４との信号の受渡し、およ
び、ハードウェアタイマ８により測定された時刻を補助
記憶装置１４へ蓄える。ホスト計算機へ送る信号のテキ
ストと手順モジュール２１は、ホスト計算機１へ送るテ
キストとそのテキストを送るべきタイミングを定めてい
るモジュールである。このモジュールは、ホスト計算機
ｌからの信号がもしＡならば、Ｂというテキストを送れ
という型のプロダクションルールのような形式で記述・
蓄積できる。
時刻情報の記録モジュール２２は、必要な時点でハード
ウェアタイマ８を読みに行き、記録する。
ウェアタイマ８を読みに行き、記録する。
１７において、１６で設定したプログラムを走らせ、ホ
スト計算機上で稼動しているソフトウェアのテストある
いは性能測定を行なう６１８において、被測定プログラ
ムが終了したならば、ログ情報からピックアップコード
とのマツチングによりテストポイントごとの所要時間の
情報を計算しまとめる。
スト計算機上で稼動しているソフトウェアのテストある
いは性能測定を行なう６１８において、被測定プログラ
ムが終了したならば、ログ情報からピックアップコード
とのマツチングによりテストポイントごとの所要時間の
情報を計算しまとめる。
本実施例によれば、比較的低価格な装置で、Ｒ５２３２
Ｃなどのシリアル回線で結ばれたＴＳＳシステム上の端
末稼動ソフトウェアの性能測定が省力化できるという効
果がある。
Ｃなどのシリアル回線で結ばれたＴＳＳシステム上の端
末稼動ソフトウェアの性能測定が省力化できるという効
果がある。
〔発明の効果〕
本発明によれば、マイクロコンピュータによるＴＳＳシ
ステムの端末エミュレータとテストあるいは性能測定実
験自動実行装置を結合したものにより、テストあるいは
性能測定作業者が端末の付近にいなくても自動的にテス
トあるいは性能測定を行なってくれるので、省力化、実
験誤りの減少という効果がある。
ステムの端末エミュレータとテストあるいは性能測定実
験自動実行装置を結合したものにより、テストあるいは
性能測定作業者が端末の付近にいなくても自動的にテス
トあるいは性能測定を行なってくれるので、省力化、実
験誤りの減少という効果がある。
第１図は本発明の実施例の全体構成図、第２図は本発明
の全体制御手順図、第３図は性能測定手順プログラムの
構造図である。 符号の説明 １・・・ホスト計算機、２，３・・・モデム、４・・・
本発明の装置、５・・・マイクロプロセッサ、６・・・
制御手順用メモリ。
の全体制御手順図、第３図は性能測定手順プログラムの
構造図である。 符号の説明 １・・・ホスト計算機、２，３・・・モデム、４・・・
本発明の装置、５・・・マイクロプロセッサ、６・・・
制御手順用メモリ。
Claims (1)
- ホスト計算機と端末との間の信号のやりとりを記録保持
する手段、ファイル中に蓄えたテストあるいは性能測定
指示情報に従って自動テストを行なう手段、ホスト側か
ら信号情報が送られた時間を計測記録する手段、各種記
憶情報から、予め指定されたピックアップコードとのマ
ッチングによる必要情報検索・編集を行なうまとめ情報
を出力する手段を設けたことを特徴とする、ソフトウェ
アの性能測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228994A JPS61109157A (ja) | 1984-11-01 | 1984-11-01 | ソフトウエアの性能測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228994A JPS61109157A (ja) | 1984-11-01 | 1984-11-01 | ソフトウエアの性能測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61109157A true JPS61109157A (ja) | 1986-05-27 |
Family
ID=16885096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228994A Pending JPS61109157A (ja) | 1984-11-01 | 1984-11-01 | ソフトウエアの性能測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61109157A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047792A (ja) * | 2006-08-21 | 2008-02-28 | Toppan Printing Co Ltd | 太陽電池部材および太陽電池部材シート |
| JP2010141111A (ja) * | 2008-12-11 | 2010-06-24 | Sharp Corp | 太陽電池装置、その製造方法、並びに電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394741A (en) * | 1977-01-31 | 1978-08-19 | Toshiba Corp | Automatic appreciating method for quality of on-line system |
| JPS5848162A (ja) * | 1981-09-18 | 1983-03-22 | Fujitsu Ltd | 端末の応答時間測定方式 |
-
1984
- 1984-11-01 JP JP59228994A patent/JPS61109157A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394741A (en) * | 1977-01-31 | 1978-08-19 | Toshiba Corp | Automatic appreciating method for quality of on-line system |
| JPS5848162A (ja) * | 1981-09-18 | 1983-03-22 | Fujitsu Ltd | 端末の応答時間測定方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047792A (ja) * | 2006-08-21 | 2008-02-28 | Toppan Printing Co Ltd | 太陽電池部材および太陽電池部材シート |
| JP2010141111A (ja) * | 2008-12-11 | 2010-06-24 | Sharp Corp | 太陽電池装置、その製造方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04302335A (ja) | 内蔵型コンピュータシステムの分析システム | |
| JPS61109157A (ja) | ソフトウエアの性能測定装置 | |
| US5903719A (en) | Emulator apparatus and emulation method for efficiently analyzing program faults | |
| JP2754899B2 (ja) | デバック装置のリターンアドレス監視回路 | |
| JPH04286035A (ja) | プロセストレース方式 | |
| JPS6354640A (ja) | プログラム走行時間の測定方法 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH1115704A (ja) | エミュレーション制御方法およびエミュレータ装置 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH01320547A (ja) | プログラム実行情報の収集方式 | |
| JPH0326416B2 (ja) | ||
| JPS63187341A (ja) | 仮想計算機システムの評価方式 | |
| JPH1083316A (ja) | マルチｃｐｕシステム | |
| JPH1185573A (ja) | 性能測定システム及びその測定方法並びにその測定制御プログラムを記録した記録媒体 | |
| JPS6326416B2 (ja) | ||
| JPH0272443A (ja) | データ処理装置 | |
| JPS60147849A (ja) | マイクロプログラムのデバツグを行う方式 | |
| JPH01119815A (ja) | データ入力装置 | |
| JPS59142653A (ja) | デ−タ収集装置 | |
| JPS5927355A (ja) | 情報処理システム | |
| JPS63116241A (ja) | フロツピイデイスク媒体書き換えによる試験プログラムフアイル供給方式 | |
| JPH0342749A (ja) | 入出力制御装置 | |
| JPS59202549A (ja) | デバツグ装置 | |
| JPS59108130A (ja) | 入出力制御装置制御プログラム自動システム生成方式 | |
| JPH0573347A (ja) | エミユレーシヨン装置 |