JPS61107435A - 自動初期プログラムロ−ドの誤起動防止方式 - Google Patents
自動初期プログラムロ−ドの誤起動防止方式Info
- Publication number
- JPS61107435A JPS61107435A JP59227796A JP22779684A JPS61107435A JP S61107435 A JPS61107435 A JP S61107435A JP 59227796 A JP59227796 A JP 59227796A JP 22779684 A JP22779684 A JP 22779684A JP S61107435 A JPS61107435 A JP S61107435A
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- initial program
- signal
- processing
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は電子交換機等の処理装置を遠隔よシ監視、或は
制御する場合の自動初期プログラムロードの誤起動防止
に関するものである。
制御する場合の自動初期プログラムロードの誤起動防止
に関するものである。
（技術的背景）
従来、交換機等の処理装置を遠隔より監視、或は制御す
るためには外部に付加装置を設け、前記処理装置が異常
動作した場合には自動初期プログラムロード（以下ＩＰ
Ｉ、と略す）を行っていた。
るためには外部に付加装置を設け、前記処理装置が異常
動作した場合には自動初期プログラムロード（以下ＩＰ
Ｉ、と略す）を行っていた。
しかし、前記付加装置が異常動作すると、誤ったＩＰＬ
指示が処理装置に送出されるので、それを防ぐために該
付加装置の監視回路は二重化、或は三重化され、非常に
複雑なものになるという欠点があった。
指示が処理装置に送出されるので、それを防ぐために該
付加装置の監視回路は二重化、或は三重化され、非常に
複雑なものになるという欠点があった。
（発明の目的）
本発明の目的は上述した欠点に鑑み、−重の回路構成で
実現できる自動初期プログラムロードの誤起動防止方式
を得ることである。
実現できる自動初期プログラムロードの誤起動防止方式
を得ることである。
（発明の構成）
本発明は電子交換機等の少くとも二重化された処理装置
の外部に接続され、初期プログラムロード処理要求を自
動的に行う付加装置において、処理装置からの複数の異
常検出信号の論理積をとって入力信号とする手段と、該
人力信号が所定の頻度で入力された時には前記入力信号
の存在を記憶する記憶手段と、該記憶手段から記憶内容
を読み込み、前記入力信号が存在した場合には前記記憶
手段の正常性を診断して、該記憶手段が異常である場合
は付加装置自体のエラー処理を行い、正常である場合に
は初期プログラムロード指示信号を発生し、該初期プロ
グラムロード指示信号と前記入力信号との論理積をとっ
て初期プログラムロード処理要求信号として前記処理装
置に出力する手段とを有する事を特徴とする自動初期プ
ログラムロードの誤起動防止方式であり、以下、実施例
を用いて詳細に説明する。
の外部に接続され、初期プログラムロード処理要求を自
動的に行う付加装置において、処理装置からの複数の異
常検出信号の論理積をとって入力信号とする手段と、該
人力信号が所定の頻度で入力された時には前記入力信号
の存在を記憶する記憶手段と、該記憶手段から記憶内容
を読み込み、前記入力信号が存在した場合には前記記憶
手段の正常性を診断して、該記憶手段が異常である場合
は付加装置自体のエラー処理を行い、正常である場合に
は初期プログラムロード指示信号を発生し、該初期プロ
グラムロード指示信号と前記入力信号との論理積をとっ
て初期プログラムロード処理要求信号として前記処理装
置に出力する手段とを有する事を特徴とする自動初期プ
ログラムロードの誤起動防止方式であり、以下、実施例
を用いて詳細に説明する。
（実施例）
第１図は本発明の実施例を示す回路図であって、二重化
された処理装置１及び１′から入力される異常検出信号
ａ及びａ′は、付加装置８のアンドケ゛−ト２に接続さ
れ、アンドケ゛−ト２の出力はカウンタ回路４に接続さ
れる。カウンタ回路の出力はＩＰＬ起動要求フリップフ
０７プ（以下ＩＰＩ、起動要求ＦＦと略す）５に接続さ
れ、このＩＰＬ起動要求ＦＦ５の出力信号により制御部
７に対してＩＰＬ処理起動が行われる。制御部７からの
リセット信号ＣはＩＰＬ起動要求ＦＦ５のリセット入力
と接続されている。また、制御部７からのＩＰＬ指示信
号ｄはアンドゲート６に入力される。アンピケ０−トロ
にはアンドケ゛−ト２の出力も入力されておシ、アンド
ケ゛−トロの出力は付加装置８からのＩＰＬ処理要求信
号ｅとして処理装置１、及び１′に接続される。
された処理装置１及び１′から入力される異常検出信号
ａ及びａ′は、付加装置８のアンドケ゛−ト２に接続さ
れ、アンドケ゛−ト２の出力はカウンタ回路４に接続さ
れる。カウンタ回路の出力はＩＰＬ起動要求フリップフ
０７プ（以下ＩＰＩ、起動要求ＦＦと略す）５に接続さ
れ、このＩＰＬ起動要求ＦＦ５の出力信号により制御部
７に対してＩＰＬ処理起動が行われる。制御部７からの
リセット信号ＣはＩＰＬ起動要求ＦＦ５のリセット入力
と接続されている。また、制御部７からのＩＰＬ指示信
号ｄはアンドゲート６に入力される。アンピケ０−トロ
にはアンドケ゛−ト２の出力も入力されておシ、アンド
ケ゛−トロの出力は付加装置８からのＩＰＬ処理要求信
号ｅとして処理装置１、及び１′に接続される。
次に本実施例の動作について説明する。
先ず、処理装置１又は１′が異常状態になると、 ”
異常検出信号ａ又はａ′が付加装置８に対して送出され
る。
異常検出信号ａ又はａ′が付加装置８に対して送出され
る。
処理装置１及び１′が二台とも異常状態になるとアンド
ゲート２がオンとなシ、カウンタ回路４はカウント動作
を行う。これは一般に電子交換機等には緊急制御回路が
設置されておシ、それによる復旧を待つためである。
ゲート２がオンとなシ、カウンタ回路４はカウント動作
を行う。これは一般に電子交換機等には緊急制御回路が
設置されておシ、それによる復旧を待つためである。
前記緊急制御回路の作動にもかかわらず、処理装置１、
及び１′が復旧せず、カウンタ回路４が所定のカウント
値になると、該カウンタ回路４はＩＰＬ起動信号すを出
力する。このＩＰＬ起動信号すにより ＩＰＬ起動要求
ＦＦ５はオンとなり、制御部２に対してＩＰＬ処理要求
を行うよう指示する。
及び１′が復旧せず、カウンタ回路４が所定のカウント
値になると、該カウンタ回路４はＩＰＬ起動信号すを出
力する。このＩＰＬ起動信号すにより ＩＰＬ起動要求
ＦＦ５はオンとなり、制御部２に対してＩＰＬ処理要求
を行うよう指示する。
制御部７は上記ＩＰＬ起動信号すがＩＰＬ起動要求ＦＦ
を介して入力されることによ、９ ＩＰＬ処理動作を行
う。ＩＰＬ処理動作では、伺加装置８における前述した
種々の・・−ドウエアからのＩＰＬ起動要求が正常なも
のであるか否かを判定するため、ＩＰＬ起動要求ＦＦ５
のリセットを行い、その後、再びＩＰＬ起動要求ＦＦ５
の状態を読み取る。ここでＩＰＬ起動要求ＦＦ５がオフ
となっていればノ・−ドウエアからのＩＰＬ処理要求は
正常と判定し、ＩＰＬ処理を始め、ＩＰＬ指示信号ｄを
アンドデート６に出力する。アンドケ゛−トロにはアン
ドケ゛−ト２からの出力が入力されているので、アンド
ケ゛−トロはオンとなり、その出力は付加装置８からの
ＩＰＬ処理製求信号ｅとして処理１及び１′に出力され
、ＩＰＬ動作が開始される。
を介して入力されることによ、９ ＩＰＬ処理動作を行
う。ＩＰＬ処理動作では、伺加装置８における前述した
種々の・・−ドウエアからのＩＰＬ起動要求が正常なも
のであるか否かを判定するため、ＩＰＬ起動要求ＦＦ５
のリセットを行い、その後、再びＩＰＬ起動要求ＦＦ５
の状態を読み取る。ここでＩＰＬ起動要求ＦＦ５がオフ
となっていればノ・−ドウエアからのＩＰＬ処理要求は
正常と判定し、ＩＰＬ処理を始め、ＩＰＬ指示信号ｄを
アンドデート６に出力する。アンドケ゛−トロにはアン
ドケ゛−ト２からの出力が入力されているので、アンド
ケ゛−トロはオンとなり、その出力は付加装置８からの
ＩＰＬ処理製求信号ｅとして処理１及び１′に出力され
、ＩＰＬ動作が開始される。
もし、何らかの障害によりＩＰＬ起動要求ＦＦ５が制御
部７にリセットをかけられた場合でもオン状態のままだ
とすると、制御部７は付加装置８の異常であると判定し
、適当なエラー処理を行い、ＩＰＬ指示信号ｄは送出さ
れない。
部７にリセットをかけられた場合でもオン状態のままだ
とすると、制御部７は付加装置８の異常であると判定し
、適当なエラー処理を行い、ＩＰＬ指示信号ｄは送出さ
れない。
また、制御部７が何らかの障害により異常動作をしてＩ
ＰＬ指示信号ｄが送出されたとしても、アンピケ９−ト
２の出力がない限シ、アンドゲート６はオンにならず、
付加装置８からのＩＰＬ処理要求信号ｅは送出されない
。第２図に制御部７の動作を示すフローチャートを示す
。
ＰＬ指示信号ｄが送出されたとしても、アンピケ９−ト
２の出力がない限シ、アンドゲート６はオンにならず、
付加装置８からのＩＰＬ処理要求信号ｅは送出されない
。第２図に制御部７の動作を示すフローチャートを示す
。
以上、説明した様に、制御部７と、アンドケ゛−ト２，
６及びカウンタ回路４、ＩＰＬ処理要求ＦＦ５とが相互
に監視し合うため、簡単な一重の回路構成で、自飢初期
プログラムロードの誤起動を防正できる。
６及びカウンタ回路４、ＩＰＬ処理要求ＦＦ５とが相互
に監視し合うため、簡単な一重の回路構成で、自飢初期
プログラムロードの誤起動を防正できる。
なお、制御部２はマイクロコンピータト、ソのソフトウ
ェアで容易に実現可能であるだめ、該ソフトウェアのバ
グ、あるいはマイクロコンピュータの暴走に対しても本
発明が有効であることは言うまでもない。
ェアで容易に実現可能であるだめ、該ソフトウェアのバ
グ、あるいはマイクロコンピュータの暴走に対しても本
発明が有効であることは言うまでもない。
（発明の効果）
以上説明したように、本発明によれば、ＩＰＬ処理要求
を行う付加装置において、制御部と他の・・−ドウェア
が相互に監視し合う事によシ、−重の回路構成でＩＰＬ
処理要求信号の誤送出が防止できる利点があシ、電子交
換器等の遠隔制御に応用できる。
を行う付加装置において、制御部と他の・・−ドウェア
が相互に監視し合う事によシ、−重の回路構成でＩＰＬ
処理要求信号の誤送出が防止できる利点があシ、電子交
換器等の遠隔制御に応用できる。
第１図は本発明の実施例を示す回路図、第２図は実施例
における制御部の動作を説明するフロー−７・ −１１
あ６・ １．１′・・・処理装置、２，６・・・アンドダート、
４・・・カウンタ回路、５・・・フリツプフロツプ、７
・・・制御部、８・・付加装置、ａ・・・異常検出信号
、ｂ・・・ＩＰＬ起動信号、Ｃ・・・リセット信号、ｄ
・・ＩＰＬ指示信号、ｅ・・・ＩＰＬ処理要求信号。 特許出願人 沖電気工業株式会社 日本電信電話公社 日本電気株式会社 株式会社日立製作所 富士通株式会社
における制御部の動作を説明するフロー−７・ −１１
あ６・ １．１′・・・処理装置、２，６・・・アンドダート、
４・・・カウンタ回路、５・・・フリツプフロツプ、７
・・・制御部、８・・付加装置、ａ・・・異常検出信号
、ｂ・・・ＩＰＬ起動信号、Ｃ・・・リセット信号、ｄ
・・ＩＰＬ指示信号、ｅ・・・ＩＰＬ処理要求信号。 特許出願人 沖電気工業株式会社 日本電信電話公社 日本電気株式会社 株式会社日立製作所 富士通株式会社
Claims (1)
- 電子交換機等の少くとも二重化された処理装置の外部に
接続され、初期プログラムロード処理要求を自動的に行
う付加装置において、処理装置からの複数の異常検出信
号の論理積をとって入力信号とする手段と、該入力信号
が所定の頻度で入力された時には前記入力信号の存在を
記憶する記憶手段と、該記憶手段から記憶内容を読み込
み、前記入力信号が存在した場合には前記記憶手段の正
常性を診断して、該記憶手段が異常である場合は付加装
置自体のエラー処理を行い、正常である場合には初期プ
ログラムロード指示信号を発生し、該初期プログラムロ
ード指示信号と前記入力信号との論理積をとって初期プ
ログラムロード処理要求信号として前記処理装置に出力
する手段とを有する事を特徴とする自動初期プログラム
ロードの誤起動防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227796A JPS61107435A (ja) | 1984-10-31 | 1984-10-31 | 自動初期プログラムロ−ドの誤起動防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227796A JPS61107435A (ja) | 1984-10-31 | 1984-10-31 | 自動初期プログラムロ−ドの誤起動防止方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107435A true JPS61107435A (ja) | 1986-05-26 |
| JPS6362008B2 JPS6362008B2 (ja) | 1988-12-01 |
Family
ID=16866520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227796A Granted JPS61107435A (ja) | 1984-10-31 | 1984-10-31 | 自動初期プログラムロ−ドの誤起動防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107435A (ja) |
-
1984
- 1984-10-31 JP JP59227796A patent/JPS61107435A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362008B2 (ja) | 1988-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61107435A (ja) | 自動初期プログラムロ−ドの誤起動防止方式 | |
| JP3536293B2 (ja) | 二重化コンピュータ装置 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPS6363935B2 (ja) | ||
| JPS63224446A (ja) | 通信システム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH0228735A (ja) | コンピュータ監視装置 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JP2680473B2 (ja) | ウォッチドック機構 | |
| JPH0749817A (ja) | Ｄｍａ転送制御装置 | |
| JPH037962B2 (ja) | ||
| JPS59100997A (ja) | 異常警報方式 | |
| JPH05298136A (ja) | 冗長化情報システムの立上げ方法 | |
| JPS6388660A (ja) | マイクロプロセツサシステム | |
| JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 | |
| JPH02130658A (ja) | 障害処理方式 | |
| JPH04217035A (ja) | Ｃｐｕ制御回路 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| JPS61245294A (ja) | 火災受信機の復旧装置 | |
| JPH0251748A (ja) | マイクロコンピュータ | |
| JPS61262898A (ja) | 警報装置 | |
| JPH0566799B2 (ja) |