JPS61105856A - 耐火金属けい化物／ポリサイド構造体及びその製造方法 - Google Patents

耐火金属けい化物／ポリサイド構造体及びその製造方法

Info

Publication number
JPS61105856A
JPS61105856A JP18059585A JP18059585A JPS61105856A JP S61105856 A JPS61105856 A JP S61105856A JP 18059585 A JP18059585 A JP 18059585A JP 18059585 A JP18059585 A JP 18059585A JP S61105856 A JPS61105856 A JP S61105856A
Authority
JP
Japan
Prior art keywords
layer
silicon
refractory metal
metal silicide
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18059585A
Other languages
English (en)
Inventor
ロバート・ラジヨス
マイナス・タニーリアン
スコツト・ブラツクストーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gould Inc
Original Assignee
Gould Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gould Inc filed Critical Gould Inc
Publication of JPS61105856A publication Critical patent/JPS61105856A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、一般的には、集積回路（以下、「ＩＣ」とも
云う。）相ｎ接続技術に関し、より詳１゜く云うど、ポ
リ→Ｊイド（ｐｏｌｙＣｉｄＯ）構造に関する。
［従来技術及び発明が解決しようどする問題貞］集積ｎ
路は、特定の回路１大能を発揮するために互いに接続さ
れｈＵればなら４１い数多くの能動及び受動素子からな
る。現時魚で【、し、多結晶ｖ１シリコンは、相方接続
技術においで使用される主な材ｔｌの１゛）で・・ある
。集積回路のりイズは、特徴リイス（Ｆｅａｔｕｒ（！
５ｉｌＯ）のＭｌ　ｌ応１　’＋ｊる減少とともに増加
しくいろσ）で・、ポリシリコンを相ｒ７接続に使ＩＴ
Ｉ−Ｊるど、ポリシリコンの高い抵抗子のＩこめに、回
路のスピードに制限が加えられる。多結晶Ｉ１１シリ］
ンを抵抗子のもつと低い代替材ＩＩ　′ｃ置き換える試
みが（ｊ−さ、ｌ″ＩＩ５：結Ｔ、ＴＣ絹立Ｔ稈に人き
イ１変化が規ねトＬ／こ３．多結晶Ｐ１シリニ１ンの−
Ｌ面に直接耐火ｔ’１けい化企属ろ・載置して１９合層
を形成り−るど相？−／接続体の抵抗線′が減少し、か
−）、現イ〔のＩＣ技術と適合し１０ることがわか−）
だ１゜Ｔｌ、！ イｌ’：、　ａ）Ｉ　Ｃを支術どσ）適合性の１つの１
：５　ｔ；Ｌ　、　ｒｉ４火ｌＪい化♀届／′ポリシリ
ー１ン複合構造体の１部に酸１１−１りｊを７１長さ１
！ることがて・きるどい）ことである。
ｌ・にある／、−−１〜酸化物の信頼１’■−１，、こ
れらの耐火（）い化金属／ポリシリー１ン構造体の酸化
にに際し１（１１″）れる（−とが知られている。この
酸化処理は、女献に広・（報；ｌｉざＦｔηいる［例え
ば、ニス・ピー・ムラルカ（ＳＰ、ｔ４ｕｒａｒｋａ）
　’Ｑ７、ｒ　−、’　ＩＪ　ＩＪ　−ｉ’　７’　・
７Ａ−・ｆ了１ル１ス）ノイ・ラノブリケイシ５１ンス
゛」（”５ｉｌｉｃｉｒｌｅｓ　ｆｏｒ　ＶＩＳＴ　Ａ
ｐｐＨＣｉｌ目ｏｎｓ　”　）　、−ｒ−−ピー（八ｐ
）、ニニ］−ヨーク、　１９８３年内照）。ここ゛Ｃ１
Ｃ２Ｈ４こついて説明−りるど、ポリリイド横光体の酸
化処理は、Ｓｉ原子１０を上にあるポリシリ−ｌン層１
２からｃノい化物１４を介し−Ｃ１面へ拡散さ【」、大
気中のＭ素と艮応さＶて二酸化シリ：１ンを形成するこ
とにより行４１わねる。酸化は、乾燥した０２含右雰囲
気及び湿った０２含有雰囲気の双方で行なうことができ
る。
（−Ｊい化タングステン／ポリシリコン構造体を酸化す
ると、下のポリシリ丁１ン層に空隙が形成されることが
認められている。この問題ＬＬ　、先ず、構造体を酸化
する前にアニール（ａｎｎｅａｌｉｎｇ）　することに
より、これＪｊで゛（−１４尾」、く対処されてき１．
：。
本発明者は、けい化チタン／ポリシリコンの同様な構造
体を酸化したところ、第２図に示づｊ、うに、けい化チ
タン１８は、不均一な態様でポリシリニ１ン層２０に浸
透し、ポリシリコン層２０にけい化チタンで満たされた
孔２２を形成することを見出した。けい化タンゲスチン
に関して上記し１．：技術ど同４．’＆　！’ｆ　’ｊ
’二〜ル技術を施しＵ　ｂ、問題は除去されイ「か−）
ノ、−１゜ 本発明者によれば、（）い化チタンがポリシリコン九η
２００１・にｉｌする酸化物層２４ど参照番目２３（η
、弓」、″）ＩＪｉｉ’−１１ｆｉ　４ｔｘ剛１７．Ｊ
るど、誘電界強曵を低下（＼１ｊることにＪ、す、酸化
物層の信頼ｆ１を損＜、ｒうごとが見出され）、−ので
゛、このピッティング（ｐｉｌ、ｔｉｎｇ）は名しく望
；ｌ：　シ＜　’、’ｉい。Ｍ　ＯＳ　ｌ・ランジスク
におい（【Ｌ、グーｌ−酸化物と呼ばれる、この酸化物
上層【、１．１・〉レジメタ４８造体の重要な素子であ
り、このゲート酸化物の俗信１１１１の低下は、１−ラ
ンジスタ仝体の１、−、’　！イ＋　ｌ’ｌの低下をも
たらすことにイＬる。
１問題ｒ：Ｕを解決り−るＩＣめの１段１本発明１：Ｉ
ｌａ　４ｆＭ　ＩＪ耐火金属ＬＪ　イ化物（ｒ　（！　
ｆ　ｒ　ａ　ＣＩ　Ｏｒ　Ｖｍ（′、ｔａｌ　５ｉｌｉ
ｃｉｔｌｃ）／；ｌ：リリイド構茄体を形成する方法に
関１する。ポリ１ノイドは、基板にポリシリコン層を載
ｔｒ’７１ｙ、耐火金属けい化物層をポリシリニ」ンＫ
・１の１に並置しＩこ措）１′！の複合構造体である。
この方法（，１、ポリシリ−Ｄ４？を形成する工程ど、
ポリ＝　９− シリコン層の上に９９１２層を形成り−る］−稈ど、９
９１２層の上に耐火金属りい化物層を形成する工程どを
備えて（２す、けい化物層の形成どシリ−１ン層の形成
どを坦揚で同時に行ｆ、ｒうようにした構成に係るもの
である。好：ｆｌ：　Ｌ、い実施例にＡ５いてｔよ、耐
火金属けい化物は（］い化ヂタンである。
本発明の目的は、下層のシリ−コンの不均一な’ｄ！ｉ
耗を引き起Ｊことなく、酸化することができる耐火金属
けい化物／ポリリイド構造体を提供することにある。
本発明の別の目的は、下層の絶縁体の電弄強亀を損なう
ことのない耐火金属けい化物／ポリサイド構造体を提供
することにある。
本発明の別の［１的は、ポリシリコン層の肉厚を極力小
さくしてポリ１ノイドの薄膜による被覆−「稈を改善す
ることができる、酸化可能の耐火金属ｔ）い化物／ポリ
サイド構造体を提供することにある。
本発明のト記しｊこ及び他の目的と利点は、実施例の詳
細とともに、以下の配戟から充分に理解されるものであ
る。
１実施例１ 第３図は、本弁明の実施例を示寸が、この実施例（１，
１、ポリシリ−１１ン層２５が、低圧化学蒸６（ＩＸ　
’Ｆ、［ＩＰＣｖＩｌｌと１）云う。）法により基板２
６に肢￥′１されている。次に、ポリシリコン層２５＋
Ｊ、’）Ｉ　１シ塩化リン（ＰＯＣ，＋２．＋）拡散ト
ーヒンノｊンノ、により、Ｎ→をドーヒ°ングーリ−る
。、ＰＯＣρ３１１７、敗ドーピング法は当業者に周知
であり、−［イ・ｌス−グローブ（＾、Ｓ、ｌ’１ｒＱ
ＶＯ）　８、ワイリー（Ｗｉｌｅｙ）発１ｊの１−フィ
シ・ソクス・アンド・テクノ［１ジー・Ａ−１−レミー
Ｉングクター・デバイシズ］（ｐＨｙｓｉｃｓ　　；＋
ｎｒｌ　　Ｔｅｃｈｎｏｌｏｇｙ　　ｏｆ　　Ｓｕ＋１
ｃｏｎｄｕｃｔｏｒＤＯｖｉｃｅＳ）　（１！１６フイ
［）に記載され−Ｃいる。Ｉ約５００Ａングス１−［１
−ムのシリコン圓２８がポリシリコンｉの−に面にスバ
ツリングされる。本発明では、シリ−１２層を形成ＩＬ
　ｉ、＝直後に、耐火金属（′Ｊい化物１ｆ１ｊｌ　Ｏ
が同じシステムにおいて真空を１０なうことイ１く、シ
リコン層２８にスパッタリング被着される。次（に、こ
の１ｊ７られた構造体を酸化して酸化物層３２を形成リ
−る。、　ｔｉｒましい実施例においては、酸化に先立
ち、筒中な現場ｒのｆｉｎ−ｓｉｔｕ）アニールを行な
うことが望ましい。
耐火金属けい化物を下のポリシリコン層へ直１ｇ被着す
るど、ポリ９９１２層の不均一なｄ′１耗を来たす。こ
れが起る機能は明らかではなく、完全（ごは解明されて
いない。しかしながら、これｔ：１１、ポリシリコンの
被着どｌＪい化チタンの被着との間で必要とされる処理
Ｔ稈の結里、ポリ９９１２層どその次の耐火金属けい化
物層との間でシリコンの拡散障壁層が形成されることに
Ｊ：るものと者えられる。本発明方法においＣは、ポリ
９９１２層の上面に被着したシリコン層は、耐火金属け
い化物の被着に先立って、望ましくない汚染に暉される
ことはない。これにより、耐火金属けい化物／ポリサイ
ド構造体の酸化において、下のシリニ１ン層からのシリ
コンの均一４丁消費が行なわれる。
シリコンの均一なｙｔ費が、本発明の方法による酸、化
の際に可能になるということは、シリコン拡散障壁層が
存在しないということを示すものである。けい化チタン
が耐火金属ｔ−Ｊい化物どして使用さ￥ｌろことがＯｆ
ましい実施例に１ｆ−３いては、下のポリツリ−１ン層
が均一（こ旧情されることが１１口こ重要′Ｃある。こ
れＬ丁Ｌ　、　ｉＪい化チタンが＝、酸化けい素と接触
りるとさに、７″１Ｍ化けい克の電界強僚を低下さ１！
ること（Ｌ−なるので重要Ｃある１、二酸化けい素は、
Ｍ　ＯＳ　ｌ・ランンスタのグーｌ−酸化物を形成する
のに使用され、グー１〜酸化物の電Ｗ強ｍが低下・Ｊる
ど、Ｍ　ＯＳ　ｌ・ランジスタの＋１１能を劣化ざ１！
−ることにイ１イ）、１ これＪ、（（ｌ、本発明が解決しＪ、うどするシリコン
の不均一・’、−Ｃｆ肖耗の問題にＪ：す、ポリシリコ
ン下）ｉ？＋　４．１比較的厚肉に１することが必要と
されていた。
このＪ、う（、肉１９の比較的大きいＩＱとでることは
、しＪい化物が下のシリコン病をスパイク（Ｓｌ’ｌｉ
ｋｉｎｇ）叩ｌう（ｉ２’−）ｌτ１．′１さ、下の二
酸化シリコン層と抵触？するのを防１１−りるために必
要とされる。これは、このＪ、うイ１“スパ、イク１ま
、酸化物の電Ｗ強ｍを望ましく＜’ｆい稈麻まで低下さ
け−るからである。不均一なシリーコンの消耗が起る１
に一層の方法によると、下のシリコン層の肉厚は３００
０乃至５０００Ｊングス１〜［１一層の範囲にしなｔＪ
ねば＜’Ｌらイ↑い。本発明の方法によれば、この肉厚
は、５００乃至１５００オンゲス１〜ロームの範囲まで
少なく号ることができる。
本発明は、先行技術からは得られない２つの顕著な利点
を発揮することができる。第１の利点ト［、ポリサイド
がある一定の肉厚である場合には、ポリシリコンに対す
る【ｊい化物の肉厚の比率が人さくなると、１すられる
ポリサイドの抵抗率が低下り−るということである。こ
れが望ましいのは、ＩＲられる回路（ｒｅｓｌｌｌｔｉ
ｎｏ　ｃｉｒｃｕ目）の速度を、ＰＣ時定数を減少さ０
ることにより増加させるからである。第２の利点は、ポ
リサイドの抵抗率が一定の場合には、ポリ９９１２層の
肉厚を一層小さくすることができるので、一層薄肉のポ
リサイド構）古体を使用することがでるということであ
る。これは、ポリサイド構造体のステップの高さを小さ
くすることができ、かつ、後続の府にＪ：るこの層の保
護を改良することがＣ・きるという点で、望ｊ！シい。
更に、これは、ＲＯＭの！Ｊ造の場合のような、ポリサ
イド構造体へのイオン注入が所望される用＝　１４− 途においｌ’　ｔ〕望Ｊしい。
ｌ」い化タンゲスーｊン／ポリリイド構造体の場合に（
，１、酸化しＪ、す＋のポリシリコンに空隙が形成され
ることが知らｔ′＋でいる。この空隙の形成があると、
シリ：コン）ν膜が不連続となり、Ｍ　ＯＳトランジス
タ’１．＋Ｉｔ’ｌを旧イ」′うことに４Ｔる。これに
対し、本発明（に１れば、下のシリニ］ン層が均一に）
１費され、シリ−１ン絋散障壁層の形成が防］１される
結Ｔ、この、１、−）４１空隙ｑ）形成が起らない。
けい化チタンに関する上記記載（，１１、けい化タンタ
ル／ポリリイド構造体及びけい化モリブデン／ポリサイ
ド構造体についても適用されるしのである。
る。
以下、本発明を、実験例により更ｔこ説明−りるが、本
発明は、これらの実験例にＪ：り限定されるものではな
い３゜ ［実験例］ 実験例において（，１、ポリシリコン層をＩＰｃＶＤ法
により６２０　”（Ｅで゛１１本板に被着した。次に、
通常のＰＯＣρ３拡１１（ドーピング法を使用しで、ポ
リシリ］ン層にＮ十をドーピングした。ドーピングＴ桿
の後、ドーピング処理したポリシリコン層を化学的に清
浄にし、スパッタリング被着系に置いた。
５００オングストロームのシリコン層をポリシリコン層
の上にスパッタリング被着させた。シリコンの被着直接
に、真空を損うことなく、けい化チタンを、Ｔｉ３ｉ　
　　の複合ターゲットがらシリ］２．２ ン層の上に１５００オンゲス］・ロームの厚さにスパッ
タリングさせた。スパッタリング被着は、系を１０−７
トール（ｔｏｒｒ）の真空圧まで減圧し、次に系の圧力
を超高純度アルゴンで３ミクロンにした。シリコンター
ゲットは、被着に先立ち、１５００ワツ１〜の電力で３
０分間予備スパッタリングを行なった。
けい化チタンのターゲットは１キロワツ］・の電力で３
０分子備スパッタリングを行なった。
好ましい酸化においては、けい化チタン／ポリサイド構
想体を、９００℃の温度において、窒素中で５分間、次
に、乾燥酸素中で３０分間の条イ′１で、アニールと酸
化を行なった。
下のポリシリコン層の肉厚を、５００オンゲス１〜［１
−への段階で、げ［１から３０００オンゲス１へローム
まで変化さけて、本発明の方法により８０３　ｍｌンデ
ンリを形成した。別の８０３　］コンデンサを、けい化
チタンを下のポリシリコンに直接スパッタリングさけで
形成し、対照とした１、２つの被着後処理を、形成した
］ンデンリに対し行なった。即ち、１つは３０分間窒素
中でアニールを行なっｊこもので、もう−７ｊは、９０
０℃で５分間アニールしてから、乾燥Ｍ素中で３０分間
酸化号るＪ〕のであ−）／：：　ｏ本発明に、１、っ−
く形成さねｌこ］ンデンリと対照コンデンサの双方ども
、これらの処理を施こした。
］］ンーｆ′ンの酸化物の誘電界強度（ｄｉｅｌｅｃｔ
ｏｒｉｃｆｉｅｌｔｌ　ｓｔｒｅｎｇｔｈ）ｌま、１マ
イク［１アンペアの電流　。
が測定されるまで、］ンｆンサに電圧の勾配をか　・Ｌ
Ｊる（　ｒ　ａ　Ｉｌｌ　ｐ　）ことにより測定した。
これらの測定の結果を第１図に示すが、第４図は、ポリ
シリコン層の肉厚の関数どして酸化物の電界強さをブロ
ワ１〜したｔ）のである。９００℃で３０分間アニール
処理した場合には、対照１ンデンリ−と本発明の＝］ン
ア′ン１フのいずＪｌ、　’ｌ）、同様な結果を示した
が、これは参照番号３４で示しである。ポリシリコンの
下層がない場合には、誘電界強さは、けい化チタンと下
層の酸化物との間の相互作用により、２のファクタ（ｆ
ａｃｔｏｒｌだ【）減少した。しかしながら、下のポリ
シリコンが５００Ａングス１〜ロームの薄層である場合
には、酸化物の電界強さは、元のｌｉｉ：ｌ：で戻った
。本発明ｔこより形成された］ンデン号もλ１照のコン
デンサも、下層からのシリコンの拡散が不活性雰囲気で
のアニール処理の際に必要とされなかったという事実に
おいては同様であった。
酸化の場合には、本発明の方法によって形成された］ン
デンリけい第４図において３６で示ｔ　、Ｊ：うに、下
のシリコン層からの均一なシリコンのｉｌ’１°　費に
より、不活ゼ１雰囲気でアニール処理した］ンデンサど
は変化がなかった。これに対し、けい化チタンを下のポ
リシリコン層に直接載置することにより形成した対照コ
ンデンサは、第４図において３８で示すように、ポリシ
リコンの下層が約２０００オングストロームの厚さにな
るまで、下の酸化物の全電界強度を回復しなかった。こ
れは、下のシリロン層の不拘・なシリコンの消↓Ｌによ
るもの（パ、けい化・１りがトの酸化物層と接触してい
た。
１効床１ 数十の、Ｊ：う【こ、本発明は、下層のシリコンの不拘
−ｌｊ消耗を引起こＪ゛ことが＜ｒ　＜、下層の絶縁体
の電Ｗ強［σを１１℃下さけることがシ１く、１．かも
ポリシリコン層の肉厚を極力小さくＪることができると
いう優れ！、二効Ｔを奏１する０のである。
１、回向の簡単イ」〜説明 第１図は面１＼Ｊ（金属けい化物／ポリリイ１：構造体
の酸化機構をポリ−概略３１明図、第２図（，１酸化に
際ｌ〕１ノい化チタンが土層のポリシリコン１こ不均一
に１ｐ入１するＩＣ！午を示り一概略図、第３図は本発
明の実施例を示・１（ハ（略説明図、第４図は本発明の
方法を使用しｌζ揚含と１φ川しなかった場合にお（Ｊ
る下層のポリシリ丁１ン層の肉厚の関数としてのグー１
〜Ｍ化物の相ス・１的宙Ｗ強（きを示Ｃ」グラーノ図で
ある１、１０・・・Ｓｉｌ？ｊ了、１２・・・ポリシリ
コン、１４・・・けい化物、１６・・・４−面、１Ｂ・
・・（３い化チタン層、２０・・・ポリシリコン層、２
２・・・孔、２３・・・直接１８触部、２４・・・酸化
物層、２５・・・ポリシリコン層、２６・・・基板、２
８・・・シリロン層、３０・・・耐火金属けい化物關、
３２・・・酸化物層１゜＝　２０−

Claims (24)

    【特許請求の範囲】
  1. （１）シリコン基板と、 該シリコン基板の上に形成した二酸化けい素層と、 該二酸化けい素の上に形成したポリシリコン層と、 該ポリシリコン層の上に形成したシリコン層と、該シリ
    コン層の上に形成した耐火金属けい化物層と、 該耐火金属けい化物層の上に形成した酸化物層とからな
    る耐火金属けい化物／ポリサイド構造体。
  2. （２）前記耐火金属けい化物層はけい化チタン層である
    ことを特徴とする特許請求の範囲第１項に記載の構造体
    。
  3. （３）前記シリコン基板は、前記二酸化けい素がゲート
    を形成して前記構造体が８乃至１０ＭＶ／ｃｍの電界強
    度のゲート酸化物構造を有するＭＯＳトランジスタとな
    るように、前記二酸化けい素層に隣接しかつこれから伸
    びるドーピングされたソース及びドレイン領域を有する
    ことを特徴とする特許請求の範囲第２項に記載の構造体
    。
  4. （４）前記構造体はＭＯＳ構造体であることを特徴とす
    る特許請求の範囲第１項又は第２項に記載の構造体。
  5. （５）ポリシリコン層を形成する工程と、 前記ポリシリコン層にシリコン層を形成する工程と、 前記シリコン層に耐火金属けい化物層を形成する工程と
    を備えてなり、前記けい化物層の形成と前記シリコン層
    の形成はいずれも現場で行なわれることを特徴とする耐
    火金属けい化物／ポリサイド構造体の製造方法。
  6. （６）前記耐火金属けい化物層はけい化チタン層である
    ことを特徴とする特許請求の範囲第５項に記載の方法。
  7. （７）前記耐火金属けい化物層はけい化タングステン層
    であることを特徴とする特許請求の範囲第５項に記載の
    方法。
  8. （８）前記耐火金属けい化物層はけい化モリブデン層で
    あることを特徴とする特許請求の範囲第５項に記載の方
    法。
  9. （９）前記耐火金属けい化物層はけい化タンタル層であ
    ることを特徴とする特許請求の範囲第５項に記載の方法
    。
  10. （１０）前記ポリシリコン層は低圧化学蒸着により前記
    ポリシリコン層を基板に被着することにより形成される
    ことを特徴とする特許請求の範囲第５項に記載の方法。
  11. （１１）前記ポリシリコン層はＰＯＣｌ＿３の拡散によ
    りＮ＾■がドーピングされていることを特徴とする特許
    請求の範囲第１０項に記載の方法。
  12. （１２）前記シリコン層はスパッタリングにより前記ポ
    リシリコン層に形成されることを特徴とする特許請求の
    範囲第５項に記載の方法。
  13. （１３）前記シリコン層は５０乃至１０００オングスト
    ロームの厚さの膜を形成するようにスパッタリングされ
    ることを特徴とする特許請求の範囲第１２項に記載の方
    法。
  14. （１４）前記シリコン層は４００乃至６００オングスト
    ロームの厚さの膜を形成するようにスパッタリングされ
    ることを特徴とする特許請求の範囲第１２項に記載の方
    法。
  15. （１５）前記シリコン層はドーピング処理されていない
    ターゲットからスパッタリングにより形成されることを
    特徴とする特許請求の範囲第１２項に記載の方法。
  16. （１６）前記シリコン層はドーピング処理されたターゲ
    ットからスパッタリングにより形成されることを特徴と
    する特許請求の範囲第１２項に記載の方法。
  17. （１７）前記シリコン層は前記ポリシリコン層の上に低
    圧化学蒸着により形成されることを特徴とする特許請求
    の範囲第５項に記載の方法。
  18. （１８）前記シリコン層はドーピング処理されているこ
    とを特徴とする特許請求の範囲第１７項に記載の方法。
  19. （１９）前記耐火金属けい化物層はスパッタリングによ
    り前記シリコン層に形成されていることを特徴とする特
    許請求の範囲第１２項に記載の方法。
  20. （２０）前記耐火金属けい化物層は５００オングストロ
    ーム乃至１ミクロンの肉厚を有するけい化チタン層であ
    ることを特徴とする特許請求の範囲第１９項に記載の方
    法。
  21. （２１）前記耐火金属けい化物層は１０００乃至２５０
    ０オングストロームの肉厚を有するけい化チタン層であ
    ることを特徴とする特許請求の範囲第１９項に記載の方
    法。
  22. （２２）前記耐火金属けい化物層は低圧化学蒸着により
    形成された５００オングストローム乃至１ミクロンの肉
    厚を有するけい化チタン層であることを特徴とする特許
    請求の範囲第１７項に記載の方法。
  23. （２３）前記耐火金属けい化物層は低圧化学蒸着により
    形成された１０００乃至２５００オングストロームの肉
    厚を有するけい化チタン層であることを特徴とする特許
    請求の範囲第１７項に記載の方法。
  24. （２４）ポリシリコン層を形成する工程と、前記ポリシ
    リコン層にシリコン層を形成する工程と、 前記シリコン層に耐火金属けい化物層を形成する工程と
    、 前記耐火金属けい化物層に酸化物層を形成する工程とを
    備えてなり、前記けい化物層の形成と前記シリコン層の
    形成は、いずれも現場で行なわれることを特徴とする耐
    火金属けい化物／ポリサイド構造体の製造方法。
JP18059585A 1984-08-20 1985-08-19 耐火金属けい化物／ポリサイド構造体及びその製造方法 Pending JPS61105856A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64231284A 1984-08-20 1984-08-20
US642312 1991-01-14

Publications (1)

Publication Number Publication Date
JPS61105856A true JPS61105856A (ja) 1986-05-23

Family

ID=24576078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18059585A Pending JPS61105856A (ja) 1984-08-20 1985-08-19 耐火金属けい化物／ポリサイド構造体及びその製造方法

Country Status (3)

Country Link
EP (1) EP0173524A3 (ja)
JP (1) JPS61105856A (ja)
CA (1) CA1278273C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process
US4974056A (en) * 1987-05-22 1990-11-27 International Business Machines Corporation Stacked metal silicide gate structure with barrier
JP2558931B2 (ja) * 1990-07-13 1996-11-27 株式会社東芝 半導体装置およびその製造方法
JP2847031B2 (ja) * 1993-05-03 1999-01-13 現代電子産業株式会社 半導体素子の配線製造方法
US5434096A (en) * 1994-10-05 1995-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Method to prevent silicide bubble in the VLSI process
DE19742972A1 (de) * 1997-09-29 1999-04-08 Siemens Ag Verfahren zur Ausbildung eines niederohmigen Leitbahnbereichs auf einem Halbleitersubstrat

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801365A (en) * 1971-08-05 1974-04-02 Energy Conversion Devices Inc Method for producing an electrical device
US4450620A (en) * 1983-02-18 1984-05-29 Bell Telephone Laboratories, Incorporated Fabrication of MOS integrated circuit devices

Also Published As

Publication number Publication date
EP0173524A2 (en) 1986-03-05
EP0173524A3 (en) 1988-03-30
CA1278273C (en) 1990-12-27

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
US5853500A (en) Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
JPH05183106A (ja) 半導体装置及びその製造方法
JPS58220457A (ja) 誘電体材料の形成方法
JP2000138350A (ja) 半導体記憶装置の製造方法
KR0147655B1 (ko) 반도체 장치의 캐패시터 제조방법
JP2820930B2 (ja) 半導体素子のキャパシタ製造方法
JP2715736B2 (ja) 半導体装置の製造方法
JPS61105856A (ja) 耐火金属けい化物／ポリサイド構造体及びその製造方法
JPH05218017A (ja) 半導体装置の製造方法
JPH0226055A (ja) 半導体装置の製造方法
KR940010240A (ko) 표면적이 극대화된 도전층 제조 방법
JP4940494B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2000068469A (ja) 強誘電体メモリデバイス及びその製造方法
JP2001077323A (ja) 半導体装置の製造方法
US6238932B1 (en) Method for fabricating reliable multilayer bottom electrode for ferroelectric capacitors
JPS6317348B2 (ja)
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JP3514940B2 (ja) 強誘電体薄膜の形成方法
KR100223831B1 (ko) 커패시터의 제조 방법
JPH0367346B2 (ja)
JP2820014B2 (ja) 記憶素子
JPS58112360A (ja) 半導体装置用キヤパシタおよびその製造方法
JPS5925245A (ja) 半導体装置の製造方法
JP2776115B2 (ja) 薄膜コンデンサ及びその製造方法