JPS61103237A - 計算機の出力印字方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は計算機の出力をプリンタによって印字する方
法に関し、さらに詳しくは機能および構造的に互に独立
した複数の計算機の出力を１台のプリンタで順番に印字
する方法に係９．プリンタ　　□の有効的な使用方法を
提案するものである。

〔従来の技術〕

まず従来における計算機とプリンタとの関係を第４図を
用いて説明する。

第４図において、Ｃ１，Ｃ２，Ｃ３は例えば事務所など
で近年数多く使用されているパーソナル計算機（以下単
に計算機という。）であって１機能および構造的に互に
独立したものである。

Ｐｌ、Ｐ２．Ｐ３は計算機Ｃ１，Ｃ２，Ｃ５にそれぞれ
対応して設けたプリンタであって、１台の計算機に１台
のプリンタが付属している。

〔発明が解決しようとする問題点〕

ところで近年のＯＡの展開によって事務所などでは上記
の計算機が数多く配置されているが、計算機１台に１台
のプリンタを付属させているため多くのスペースを計算
機のために必要とし、そのために事務所内における人間
のためのスペースを狭くしている。

すなわち計算機全導入した場合でも事務所の床面積を広
げるケースはきわめてまれで、はとんどの場合机、キャ
ビネットなどの配置をやりくシして計算機のためにスペ
ースを確保しておシ、その分だけ人間のための床面積を
小さくせざるを得ず何んらかの改善策が望まれている。

また、第４図のような計算機とプリンタの関係において
全部のプリンタを同時に使用することはナヨとんどなく
１例えばプリンタＰ１　　が印字動作をしている時に、
プリンタＰ２とＰ３は休止状態にあるといったことがた
びたびである。

このようなプリンタの使用形態であるにもかかわらず、
従来においては計算機１台に対してブリ″１１　　　　
　　　フタ１台の関係になっておシ、ブリ・りを有効に
使用しているとは言いがたい。

また、計算機１台にプリンタ１台を付鳥させることはそ
れだけ購入費を多く必要とし、前記した床のスペースと
の関係だけでなく、購入費低減のためにも改善が必要で
ある。

この発明はこのような従来の問題点の改善を図るために
なされたもので、１台のプリンタを複数の計算機で共用
するとともに、複数の計算機の出力を順番に、しかも自
動的に印字するようにした印字方法を提案することを目
的とするものでおる。

〔問題点を解決するための手段〕

この発明に係る印字方法は複数の計算機を印字制御手段
を介して１台のプリンタに接続し、各計算機の印字出力
を順番に導出して印字するようにしたものである、 〔作用〕 この発明によれば複数の計算機それぞれに印字すべき出
力情報が存在するか否かを確認するとともに、予じめ印
字順番が設定できる手段の出力に　　　　　　１よって
各計算機の出力情報を順番に導出して印字する。

〔実施例〕

第１図はこの発明の概念を示すもので、Ｃ１，Ｃ２゜Ｃ
３は第１．第２．第３の計算機、Ｐは上記計算機Ｃ１〜
Ｃ３に印字制御手段（りを介してつながるプリンタであ
って、各計算機の出力を制御手段（１）の制御信号によ
って順番に印字する。

第２図はこの発明の実施例の一部を示すもので。

構成上は第３図（４）、（Ｂ）の部分と密接な関係があ
る。

第２図において、Ｃは計算機であシ、ここでは１台の計
算機を上げているが、第１図の例によれば３台の計算機
が制御手段（１）につながることになる。

しかし、ここでは説明を簡萌にするため１台の計算機で
説明することにする。

（２）は計算機Ｃの記憶装置であって、磁気ディスク、
磁気テープなどの記憶媒体を例に上げることができる。

（３）は記憶装置（２）の制御回路であって。

記憶装置１２＋への印字情報の書込み、記憶装置（２；
からの印字情報の読出しを行うとともに、記憶装置（２
）に印字すべき情報が記憶される場合には論理的「月を
出力し、それを制御手段（１）の７リツプフロツプ（４
）に与える。

すなわち記憶装置（２）に印字情報が存在する場合はフ
リップフロップ（４）はセット側が「１」にセットされ
ておシ、リセット側が論理的「０」となっている。（印
字情報が存在しない場合はその逆。）（５）は計算機に
印字すべき情報が存在するか否かを確認するための第１
の手段であって、端子Ｔ１゜Ｔ２．Ｔ、はそれぞれ対応
する計算機Ｃ１，Ｃ２，Ｃ５につながっている。第２図
では計算機を１台で示し、符号Ｃで代表させており、端
子Ｔ１　　がフリップフロップ（４）につながっている
。

端子Ｔ２ｅ　Ｔ３はそれぞれ第２．第３の計算機に対応
する図示していない別の７リツプフロツプにつながって
いる。

上記端子Ｔ１〜Ｔ３　による各７リツプフロツプに対す
る走査は第１の手段（５１に入力される第３図（４）、
（Ｂ）に示す第２の手段（６）の出力によって例えばＴ
１→Ｔ２→Ｔ３の順で行われる。

すなわち第３図（Ａ）　、　（Ｂ）に示す第２の手段（
６）は制御手段（１）の一部を構成するもので、信号を
その発生類に記憶し取り出す装置であり、複数個の信号
伝達系列に対し、それぞれ信号が並列的に入力されてき
ても特定の系列に一番最初に入力された信号を優先的に
処理し、二番目の信号をその次に。

そして三番目の信号をさらにその次に処理するようにし
たものである。

従って第１の手段の入力端ＩＴ１．　ＩＴ２．　ＩＴ３
には順番に前記した第２の手段（６）の出力が与えられ
る。

この入力信号の順番によって端子Ｔ１　＃　Ｔ２ｅ　Ｔ
５も対応するフリップフロップのセット状態を順番に走
査確認していく。Ｓ１〜ｓｎ　はプリンタＰが動作する
に必要な各種の条件に対応するスイッチであって、プリ
ンタＰ内に設けられている。

すなわちＳｌ　は電源チェック用のスイッチ、Ｓ２は紙
送りモータへの通電を確認するスイッチ、Ｓｎ゛）ｉ　
　　ゆ６−２．−アラ、。オ１，３イッｆ−，，あ、。

なお、これらスイッチはいずれも正常な状態では図示状
態であシ、不具合、あるいはペーパーが無くなった場合
には開放状態となる。

そしてこれらのスイッチ８１〜ＳｎによるＡＮＤ条件は
第１の手段（５）に与えられ、第１の手段（５）が動作
するための条件となる。

Ｏ８１〜０８５は上記第１の手段（５）から生ずる制御
信号であって、　０８１Ｊｄ第１の計算機の制御回路に
、　ｏｓ２は第２の計算機の制御回路に、そしてＯ８３
は第３の計算機の制御回路にそれぞれ与えられる。これ
ら信号ｏｓ１〜Ｏ８３は対応する計算機の制御回路（３
１に送られ、記憶回路（２）から印字すべき情報を第３
の手段（７）へ送らせるもので、制御回路（３）以外に
第３の手段（７）にも与えられる。

第３の手段（７）は第１の手段から生ずる信号に基づい
て記憶装置（２）から出力された印字情報をプリンタに
与えるものである。

すなわち、信号ｏｓ１が生じている場合には第１の計算
機７゛ら０印字情報〃゛第°０手段３”）を介しｒ　　
　　　　　　。

プリンタに与えられ、信号Ｏ８２が生じている時には第
２の計算機からの出力がプリンタに与えられ。

そして信号０８５が生じている時には第３の計算機の出
力がプリンタに与えられる。

しかるにプリンタＰは各計算機の記憶装置から順番に出
力される印字すべき情報を順番に印字する。

なお、第３の手段（７）のＰＴ、〜ＰＴｇはそれぞれ第
１．第２．第３の計算機の記憶装置につながる入力端で
ある。

また、Ｃ８は第１の手段からプリンタＰに与えられる制
御信号であって、このＣ８が生じている時は前記したス
イッチ８１〜Ｓｎ　　のＡＮＤ条件がとれているだけで
なく印字すべき情報もあってプリンタＰが動作できるこ
とを示している。

従って信号ＣＳが生じ、かつ第３の手段（７）から印字
情報が出力されればプリンタＰは印字を行う。

ＥＳ１〜Ｅ８５　Ｆｉ各計算機の印字情報がそれぞれな
くなった時に出力される信号であって、第１の計算機の
印字出力がなくなればｇｓｌが生じ、第２の計算機の印
字出力がなくなればＥ８２が生じ、そして第３の計算機
の印字出力がなくなればＥＳ５が生じる。

これらの信号は後述する第３図（４）、（Ｂ）に示す第
２０手段（６）にそれぞれ入力される。

第３図（４）、（Ｂ）はこの発明において重要な役割を
する第２の手段であシ、信号をその発生順に記憶し取９
出す装置である。このような装置には種々の回路構成の
ものがあるが、ここでは−例として特公昭４８−１２０
４０　号公報の第１図に示されているものを例に上げ（
ただし９便宜上一部の符号は変え、かつ説明の表現を変
えである部分もある。）それを第２図の構成と関係させ
て説明する。

第３図（４）においてＭ１〜Ｍ９は第３図（Ｂ）に示す
ＮＯＲ素子Ａ、Ｂを組合せた記憶回路で９Ｍ１〜Ｍ５が
第１系列、　Ｍ４〜Ｍ６が第２系列、セしてＭ７〜Ｍ９
が第３系列を構成している。記憶回路を構成する一方の
ＮＯＲ素子素子上系列の数だけのリセット端子Ｒ１〜Ｒ
３と一つの一出力端子Ｓｏとを有し。

また他方のＮＯＲ素子Ａには一つのセット入力端子Ｓｉ
ｎ　を備えている。

ＥＳ１〜ＥＳｓは第１系列、第２系列、および第３系列
の動作が終了した時に伝達信号を停止させるために入力
される信号であって、第１系列の記憶回路Ｍ３の端子Ｒ
１には第２図に示す信号ＥＳ１が。

第２系列の記憶回路Ｍ６の端子Ｒ２には第２図に示す信
号ＥＳ２が、そして第３系列の記憶回路Ｍ９の端子Ｒ５
には第２図に示す信号ＥＳ５が入力される。

さらに詳しくのべるならば第１系列の８ｇ１段目の記憶
回路Ｍ１　のセット入力端子に信号が入力されたとすれ
ば、その信号は記憶回路Ｍ１　　の出力端子から次段の
記憶回路Ｍ２　のセット入力端子に。

そして最終段の記憶回路Ｍ３のセット入力端子に伝達さ
れ、この回路Ｍ５の出力端子から外部に伝達されるよう
になっているが、この信号伝達は他の系列に与えられる
信号の到来順序との関連によって常に優先伝達が行われ
るようになっている。

すなわち上記回路Ｍ１　　のリセット入力端子の一つに
は次段の回路Ｍ２　の出力が、＆た残夛のリセット入力
端子二つには同位にある他の系列の記憶ｌり：　　　　
　　　　回路Ｍ４．Ｍ７の出力がリセット入力として加
わシ。

第２系列の記憶回路Ｍ４　の一つのリセット端子には次
段の記憶回路Ｍ５の出力が、また残りの二つのリセット
端子には同位にある他の系列の記憶回路Ｍ１．Ｍ７の出
力がリセット入力として加わり。

第３系列の記憶回路Ｍ７の一つのリセット端子には次段
の記憶回路ｈｙ、３　の出力が、残シの二つのりセット
端子には同位にある他の系列の記憶回路’１　ｓ　Ｍ４
の出力がリセット入力として加わるようになっている。

第１．第２．および第３系列の中間に位置する記憶回路
Ｍ２　ｙ　Ｍ５　ｖ　Ｍ８も上記第１段目に位置する記
憶回路Ｍ１．　Ｍ４．　Ｍ７と同様の接続がなされてい
る。最終段に位置する第１．第２゜および第３系列の記
憶回路Ｍｓ、　Ｍ６．　Ｍ９のリセット入力端子の一つ
には、それぞれ第２図に示した第３の手段（７）の出力
ＥＳ１．　ＥＳ２．　ＥＳ５が入力されるようになって
いる。

残シ二つのリセット入力端子には同位にある他の系列の
出力が互にリセット入力として加わるようになっている
。ＰＳｌ、　ＰＳ２．　Ｐｕｓは各系列に対応する押ボ
タンスイッチでアシ、ここではＰＳｉは　　　　　１第
１の計算機に、　ｐｓ２は第２の計算機に、そしてＰＥ
３ｓは第３の計算機にそれぞれ対応しており、各針振の
印字順番を設定するために操作される。

しかるに仮にｐｓｌ、　ｐｓ２．　ＰＳ３の順で操作す
ればその順に各系列に論理的「１」が”記憶され、記憶
順に出力されて行く。

次に第３図に示す第２の手段（６）の動作を説明する。

各系列の伝達信号はどの順序で入力してもよい訳である
が、簡単のために第１系列に一番目の信号（すなわち第
１の計算機に保持している印字情報を一番最初に印字す
る場合）が入力された場合を説明する。

まず第１系列の記憶回路Ｍ１　の入力端子にスイッチＰ
Ｓ１によって論理的「１−険信号が入力されると記憶回
路は「１」にセットされ、その出力で次段の回路Ｍ２を
セットして「１」となし、この回路Ｍ２の出力で最終段
の回路Ｍｓ　ｋ　「１」にセットする。

そしてＭ５の出力Ｆｉ端子ＩＴ１’ｉ通って第１の手段
（５）に与えられる＠ すなわち、スイッチＰＳ１によって第１番目に入力され
た信号は優先的に第１の手段（５）に与えられる。

ここで記憶回路Ｍ１　＃　Ｍ２　ｔ　Ｍ５それぞれにお
ける信号の流れを説明すると、上記回路Ｍ’１　　に入
力された信号によってＭｌはセットされた出力端子に「
１」の出力が生じるが、その自」　の出力は回路　′Ｍ
２　の入力端子に送られてＭ２　をセットするとともに
９分岐して同位にある他の系列の記憶回路Ｍ４ｓ　Ｍ７
のリセット入力端子に加えて他の系列の同位にある記憶
回路をロックする。

Ｍ２の出力は次に最終段の回路Ｍ３　　に送られてＭ５
　ｔセットし、その出力を第１の手段（５）の端子ＩＴ
１に与えられるが、　Ｍ５の出力はＭｌ、Ｍ２　　の場
合と同じく他の系列の同位の回路Ｍ６＃　Ｍ９　ｋロッ
クし、さらには前記のＭ２ｔリセットする。

Ｍ３の出力は第１の手段（５）に送られたあと、第３の
手段（７）から生じる信号ＥＳ１によってＭ３　がリセ
ットされることによって「１」からｒＯＪ　　に変化す
る。

このように、この第２の手段（６ンは特定の系列に一番
最初に入力した信号をもって他の系列の同位にある回路
をロックし、信号が１段進むごとに口ツクした回路を解
放し、二番目の信号が他の系列に到来した時前記一番目
の信号の進みよシ一段遅らせて処理し、信号の入力順に
記憶し、そしてその順番でとり出すようになっている。

従って、スイッチｐｓ１．　ｐｓ２．　ｐｓ５の順で操
作すればその順で第２の手段（６）から出力が生じ、第
１の手段（５）に与えられる。

そのため、この第２の手段（６）の出力順に従って第１
の計算機の印字情報が印字され、それが終ると次に第２
の計算機の印字情報が印字され、さらにそのあとで第３
の計算機の印字情報が印字される、 第３図（Ｑはこの発明の特徴の一つであって上記の第２
の手段の出力ＩＴ１〜ＩＴ５’ｉ入力として。

プリンタを見たときどの計算機の印字出力情報を印字中
でおるかがすぐにわかるようにした第４のｉｌ　Ｎ！　
　　　　　手段であって、前記出力ＩＴ１〜ＩＴ５は表
示器ＩＮＤに入力される。従ってプリンタが第２の計算
機の出力全印字中は第２の手段（６）からＩＴ２が出力
されている訳であるから第３図（Ｑのように「２」が表
示される。そのため表示器ＩＮＤ″ｆ：見れはどの計算
機の出力を印字中であるかが容易に視認できる。

〔発明の効果〕

この発明は以上のべたようになっているから１台のプリ
ンタを複数の計算機で共用することかでき、従って前記
した従来の種々の問題点を改善できるものである。

なお、実施例はあくまでも一つのハードウェア構成例で
あって、この発明の要旨とする点を逸脱しない範囲にお
いて種々の変形があることは言うまでもない。

【図面の簡単な説明】

第１図はこの発明の概念を示す図、第２図および第３図
はこの発明の一実施例を示す図、第４図は従来における
計算機とプリンタとの関係を示す図であり、Ｃ１，Ｃ２
，Ｃ３は第１．第２．第３の計　　　　　　計算機、Ｐ
はプリンタ、Ｍは記憶回路、ＩＮＤは表示器、（１）は
印字制御手段、（２）は記憶装置ｔ、＋３１は制御回路
、（４）はフリップフロッグ、（５）は第１の手段。 （６）は第２の手段、（７）は第３の手段である。 なお２図中同一あるいは和尚部分には同一符号を付して
示しである。

Claims (1)

【特許請求の範囲】
1. 機能および構造的に互に独立した複数の計算機の出力を
   １台のプリンタによつて印字する方法において、それぞ
   れの計算機に印字すべき情報が記憶されているか否かを
   確認する第１の手段と、各計算機の印字順番を記憶し、
   その順番に従つてプリンタに対して印字動作に必要な信
   号を与える第２の手段と、上記第１、第２の手段の信号
   に基づきそれぞれの計算機からプリンタに対して印字情
   報を与える第３の手段と、上記第２の手段の出力をもと
   にプリンタがどの計算機の印字出力情報を印字している
   かを表示する第４の手段とを有し、上記の第２の手段に
   予じめ設定登録した印字順番に従つて複数の計算機の出
   力を１台のプリンタで印字するとともに、上記第４の手
   段でどの計算機の出力を印字しているかを表示するよう
   にしたことを特徴とする計算機の出力印字方法。