DE2364303C3 - Schaltungsanordnung für ein Integriertes datenverarbeitendes System - Google Patents

Description

60

Die Erfindung betrifft eine Schaltungsanordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art.

In der Rechner- und Datenverarbeitungstechnik werden in zunehmendem Maße hochintegrierte (LSI)-Baugruppen angewendet, bei denen ganze Schaltungen auf sogenannten Chips realisiert sind. Sie bilden damit Bausteine mit vollständigen Funktionen. Eine für solche Aufgaben besonders erfolgversprechende Technik stellt die MOS-Technik dar, weil bei integrierter monolithischer Bauweise beispielsweise der linzeine Transistor oder auch Widerstand - trotz hoher Ohmzahl - flächenmäßig sehr klein wird. Gegenüber integrierten Schaltungen in bipolarer Technik kann deshalb ein Vielfaches an Funktionen von einem Baustein erfüllt werden.

Bei bisher bekanntgewordenen Ausfuhrungen sind bereits ganze logische Schaltkreise aus Schaltungsteilen aufgebaut worden, die auf Chips angeordnet sind. So sind ζ B. bereits Lesespeicher (ROM), Schreib/ Lesespeicher (RAM), Vor-/Rückwärtszähler, Addierer dynamische und statische Schieberegister, Umsetzer und ähnliche Schaltungsteile auf einzelnen Chips realisiert worden, aus denen sich logische Schaltkreise zusammensetzen ließen.

Da diese Schaltungsteile willkürlich in unterschiedlich aufgebauten Schaltkreisen einsetzbar sein müsser·, damit ein variabler Einsatzbereich gewährleistet ist, können sie zwangsweise nicht so ausgebildet sein, daß Anschlußbelegungen und Signale für ein direktes Verbinden geeignet sind. Es sind deshalb Anpassungsschaltungen (Interface) erforderlich, damit die verschiedenartige Schaltungsteile enthaltenden Chips in kompletten Schaltkreisen eingesetzt werden können. Neben Pegelumsetzern enthalten diese Anpassungsschaltungen im wesentlichen Logikschaltungen, die ein Zusammenwirken der auf den Chips angeordneten Baugruppen untereinander und mit verschiedenartigen Peripheriecinhi-iten ermöglichen. Naturgemäß müssen solche Anpassungsschaltungen für jeden neuen Anwendungsfall neu berechnet und erstellt werden.

Es sind auch bereits MOS-LSI-Bausteinsysteme entwickelt worden, die sich unter anderem für Tischrechner und Maschinensteuerungen eignen. Die Bausteine sind so konzipiert, daß sich besondere Anwenderwünsche beim Systembau berücksichtigen lassen. Sie orientieren sich in ihrei Aufteilung auf Chips an den einzelnen Blöcken, wie man sie im Blockschaltbild eines Rechners findet. Für einen solchen Anwendungsfall werden gemäß dieser Aufteilung 6 verschiedenartige Chips für dei Erstellung der niedrigsten Ausbaustufe benötigt. Davon beinhaltet ein Chip die Eingabeschaltkreise, ein zweites die erforderlichen Register, ein drittes die Schaltkreise für die Kontrollfunktionen, ein viertes das Rechenwerk, ein fünftes den Mikroprogrammspeicher und ein sechstes schließlich die Ausgabeschaltkreise. Diese Chips stehen übei ihre Schnittstellen und eine gemeinsame Sammelleitung miteinander in Verbindung.

Mit diesem Bausteinsystem lassen sich zwar verschiedenartige Aufgaben - auch Anwender-orientiert - erfüllen, doch ist bereits für kleinste funktionsfähige Ausbaustufen eine beträchtliche Anzahl an Chips er
forderlich, so daß die Vielseitigkeit mit relativ hohen Kosten und großem Platzbedarf bezahlt werden muß.

Der Erfindung liegt die Aufgabe zugrunde, eine Familie aus wenigen integrierten Chips zu schaffen, die sich zu Schaltungsanordnungen für datenverarbeitende Systeme unterschiedlichsten Umfangs und unterschiedlichster Anwendungsbereiche in einfacher Weise zusammenstellen lassen, wobei für eine niedrige Ausbaustufe nur sehr wenige Chips benötigt werden.

Diese Aufgabe wird durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelost. ^e%orteile der Erfindung bestehen insbesondere darin, daß bereits mit zwei Chips eine funktionsf ahige Schaltungsanordnung niedriger Ausbaustufe, bei-SsweSfür einen Tischrechner, zusammengestellt ÄSin-DieChipsdieserFamilielassensichaber r_uchinbedarfsweiserKombmationundAnzaluohne XchenscJaaltung irgendwelcher logischer Anpas-SnShaltungenzu kompletten logischen Schaltkreisen für verschiedenartigste Anwendungsfalle über Sie gemeinsame Sammelleitung zusammenfugen. Das Anwendungsspektrum ist sehr groß und reicht heisnielsweise von dem bereits erwähnten einfachen Srechner bis zu anspruchsvollen datenverarbei-SndenGeräten, wie Buchungs- und Faktunermasch.-

wmm innerhalbaesgesam
der arithmetischen

^bes^en. _{Steuereinheir ist} der zentrale Teil

Die Rechen ^un° **^e"^e _FamUi_e aufgebauten lo- £ζϊ^Ζ£Senmg aUerAbläufe SS übernimmt. Mit werden zur

^^nuP^{"f2XTh|füht als Rechen- und

,. spielswe.se d,e
b + l"

b -a a +
junktionen,

SSSSnMtc ind rch|eführt, also beioperationen a + b, ^£_e°% ^ _Kon.

'" ^„Vergleich? Verschiebung Disjunktion, vergu:

.5

w^ _sespeicher dient der Aufnahme zu

Der ^hreib.Lesespeicn ^ _Q&

**™*"***%£ ' XTftae? e^nfalls am

Leitungen beste-

wmmß

EnweitererwesenthcherVorteilistdarüberhinaus zusehen.daßdasHersteHprogrammemerF.rma ehr schnell und ohne Entwicklungskosten neuen Marktforderungen angepaßt werden kann, da led«- irh durch an sich bekannte Maskenverfahren den iätweSpeichern (ROM's) ein entsprechender In-Stgegetenund/oderdieKombinationderCh.psgc-

ändert zu werden braucht.

^Weitere vorteilhafte Ausgestaltungen der Lrfmdung sind den Unteranspruchen zu entnehmen. Ausführungsbeispiele der Erfindung sind in den

Zeichnungen d^g^»^{1 UIld werden nachfol}g^{end na}" S

35

e^eine Symbolhafte Darstellung eines ersten . 2 eine symbolhafte Darstellung e.nes _ZWe,_ten . 3 eine symbolhafte Darstel.ung eines dritten . 4 eine symbolhafte Darstellung e.ncs vic.cn nen ₅ ein Blockschaltbild eines ersten komp.eUen

Diagramm Jj, Funktions^fs _ta , ^r zweite, ,omp.e,-_{sorgt da}fdr, daß Befehle in L einem Lesespe.cher _{d Recnen}. _Und

den an die Samverarbeitet

^SeMSteueiung ,st ein _{der d},_{e zu jedem} Befehl geho_enthält Der Penpheriekanal ^er Leitungsgruppe, die. den

des Chips 1 mit den Funktions- ^g ^d ^ ^ _leme„,_c

dleLeHungen fur eine Em- oder Ausgabe _d,_{s weiteres C}hip 12 der Familie e,ne

AÄnt^eFig. 1 dargestellte, ersten Cn.p 1 der Famnie sind die Funktionsblöcke anthmet.sche und fogTsche Einheit, Befehlssteuerung Schreib/Lesespeicher, Rechenregister, Statusregister, Adreßiegi-5Sr chipinterne Speicher, ein aus mehreren Le,-Jungen bestehender Periphenekanal und alle Lcitun-

Sn die zur funktionsmäßigen Verbindung .^d" Cktfonsblöcke untereinander erforderlich sind. rSiseiDasChipstelltmitdiesenFunkt-onsbUKk^

etne Rechen- und Steuereinheit dar, die mn eine aus den K nälen 2, 3, 4, 5 bestehenden Schnittstelle an

, _dlC Druckwerksausgabe,

_uSW. _zu verwirklichen. Es kon _Uei Anwenderprogramme ode

_{η abge}s_Peichert sein. Programmspeichereinheil enthal mit ?incr aus den Kanälen 13 schnittstelle, d»e der des Rechen pe gleich isl, an die SamrneUei über die die Zusammenarbe ^/XX^und Steuereinheit, Programmspe

taidc

cherplätze im Lesespeicher selektiert werden.

Sollen während des Ablaufs eines Programms Unterprogramme angesteuert werden, so muß eine Adresse zwischengespeichert werden, mit deren Hilfe es möglich ist, die Unterbrechungsstelle im Programm wiederzufinden, um nach Erledigung des Unterprogramms den Ablauf des Programms fortzusetzen. Hierfür sind die Rückkehradressen-Register eingerichtet, in denen die Adressen der Unterbrechungsstellen zwischengespeichert werden.

Am Programmspeichereinheit-Chip 12 ist wiederum ein aus mehreren Leitungen bestehender Einbzw. Ausgang 17 für den Anschluß peripherer Einheiten vorgesehen. Daten, die von der hier angeschlossenen Peripherie eingegeben werden, gelangen über den Peripheriekanal und die Sammelleitung 6 an die Rechen- und Steuereinheit, die die Steuerung der Weiterbehandlung übernimmt. Ebenso gelangen an eine gegebenenfalls an das Programmspeichereinheit-Chip 12 angeschlossene Ausgabe-Peripherieeinheit auszugebende Daten über die Rechen- und Steuereinheit und unter deren Steuerung an den Ein- bzw. Ausgang

17 des Programmspeichereinheit-Chips 12.

In Fig. 3 ist ein dritter Chip 18 der Familie dargestellt, das wiederum eine den ersten beiden Chips gleiche Schnittstelle 19, 20, 21, 22 zum Anschluß an die Sammelleitung 6 und einen Ein- bzw. Ausgang 23 für den Anschluß von Peripherie-Einheiten aufweist. Auf ihm sind ein Schreib/Lesespeicher, Adreßregister, Peripheriekanal und die Funktionsblöcke verbindende Leitungen realisiert. Dieses Chip 18 ist die Datenspeicher-Einheit der Familie, mit deren Hilfe der in der Rechen- und Steuereinheit enthaltene Schreib/Lesespeicher bei aufwendigeren Anwendungsfällen erweitert werden kann. Auch der Schreib/Lesespeicher der Datenspeichereinheit ist so organisiert, daß ein Datenwort die kleinste adressierbare Einheit bildet. Das Adreßregister nimmt, wie bei der Programmspeichereinheit bereits ausgeführt, von der Rechen- und Steuereinheit über die Sammelleitung 6 kommende Adressen zur Selektion von Speicherplätzen im Schreib/Lesespeicher auf, während der Peripheriekanal die ebenfalls zur Programmspeichereinheit näher erläuterten Aufgaben hat.

In Fig. 4 schließlich ist das letzte Chip 24 der Familie dargestellt, das wiederum über eine aus den Kanälen 25,26,27,28 bestehende Schnittstelle an die Sammelleitung 6 angeschlossen ist und einen Ein- bzw. Ausgang 29 für den Anschluß von Peripherie-Einheiten aufweist. Wie bei allen vorangehend besprochenen Chips 1,12,18 kommen auch hier als Peripherie-Einheiten u.a. Ein- und Ausgabemittel wie Tastaturen, Druckwerke, Anzeigeeinheiten, Kontrollampen, Bildschirme usw., aber auch externe Speicher wie Magnetbänder, Magnetplatten, Lochstreifen, Lochkarten, Kernspeicher oder weitere Chips der Familie in Betracht.

Das letzte Chip 24 bildet eine Programm- und Datenspeicher-EinheU und beinhaltet neben Adreßregister, Peripheriekanal und den die Funktionsblöcke verbindenden Leitungen einen Schreib/Lesespeicher, einen Lesespeicher und Rückkehradressen-Register. Es stellt damit eine Kombination aus Programmspeichereinheit-Chip 12 und Datenspeichereinheit-Chip

18 dar und findet in solchen Fällen Anwendung, wo sowohl der Lesespeicher eines Geräteschaltkreises als auch der Schreib/Lesespeicher in geringerem Maße erweitert werden sollen. Alle zu den Programmspeichcreinheit- und Datenspeichereinheit-Chips 12, 18 gegebenen Erläuterungen treffen sinngemäß auch für das Programm- und Datenspeichereinheit-Chip 24 zu.

Fig. 5 zeigt das Blockschaltbild eines einfachen Schaltungsaufbaues aus einem Rechen- und Steuereinheit-Chip 30 und einem Programmspeichereinheit-Chip 31 in einer Anwendung für einen Tischrechner. Die beiden Chips sind durch eine zu den Fig. 1 bis 4 erläuterte Sammelleitung miteinander

ίο verbunden, die aus einem Datenkanal 32, einem Adreßkanal 33, einem Steuerkanal 34 und einem Versorgungskanal 35 zusammengesetzt ist. Jeder Kanal besteht aus mehreren Leitungen. Die Wirkungsweise des Datenkanals 32 ist bidirektional, so daß ein Datenwort parallel entweder von dem Programmspeichereinheit-Chip 31 zum Rechen- und Steuereinheit-Chip 30 oder umgekehrt transportiert werden kann.

Über den Adreßkanal 33 werden Speicherplätze im Programmspeichereinheit-Chip 31 vom Rechen- und Steuereinheit-Chip 30 angesprochen, während die erforderlichen Steuerfunktionen über den Steuerkanal 34 ebenfalls vom Rechen- und Steuereinheit-Chip 30 an das Programmspeichereinheit-Chip 31 gegeben werden. Der Versorgungskanal dagegen versorgt beide Chips mit der nötigen, von einem Stiomversorgungsteil kommenden Spannung und einem von einem Taktgenerator gelieferten Arbeitstakt.

Als Eingabe-Peripherie ist eine Tastatur 36 vorgesehen, die Zifferntasten (0 bis 9, Komma, Vorzeichen) und Funktionstasten ( + , —, X, -=-, —,.%) aufweist, insgesamt 32 Tasten oder Schalter, mit deren Hilfe sich jeder Kreuzungspunkt aus Spaltenleitern 37 und Zeilenleitern 38 leitend verbinden läßt. Die Tasten und Schalter sind, ebenso wie zur Tastatur gehörige Entkopplungselemente und Widerstände, der besseren Übersicht wegen nicht dargestellt.

Als Ausgabe-Peripherie ist ein 17stelliges Paralleldruckwerk 39 vorgesehen, das 15 Ziffernstellen und

₊₀ 2 Symbolstellen aufweist. Das Druckwerk ist magnetbetätigt und verfügt über 17 Druckmagnete (nicht dargestellt), die über Leistungstreiber 40 angesteuert werden. Außerdem ist eine Lampe vorgesehen, die Kapazitätsüberschreitungen anzeigt.

Der Anschluß von Rechen- und Steuereinheit-Chip 30 und Programmspeichereinheit-Chip 31 an die Tastatur 36 und das Druckwerk 39 erfolgt über die Ein- bzw. Ausgänge 41... 57 und 58 ... 65. Im vorliegenden Beispiel weist das Programmspeichereinheit-Chip 31 sechzehn Ausgänge 41 ... 57 auf, während das Rechen- und Steuereinheit-Chip 30 fünf Eingänge 58 ... 61 und 65 und 3 Ausgänge 62, 63, 64 besitzt Nachfolgend wird der Funktionsablauf in einen:

Tischrechner nach Fig. 5 an Hand der Fig. 6 erläu-

tert. Durch Einschalten des Tischrechners wird -hardwaregesteuert - das im Lesespeicher des Pro grammspeichereinheit-Chips 31 enthaltene Betriebs programm (Mikroprogramm) an einer festgelegtei Speicheradresse gestartet. In der Tischrechneranwen dung steuert das Programm sämtliche Emgabevor gänge von der Tastatur in den Schreib/Lesespeiche des Rechen- und Steuereinheit-Chips 30, ihre Ver rechnung je nach vorgegebener Funktion und di Wertausgabe durch Erzeugung der für das Druckwer erforderlichen Signalfolgen und deren Bereitstellun an den Ein- bzw. Ausgängen 41 ... 57. Das nunmeti laufende Programm veranlaßt über den Datenkan: 32, daß der Schreib/Lesespeicher des Rechen- un

Steucrcinhcit-Chips 30, die Rechenregister sowie alle durch die Belegung des Schreib/Lesespeichcrs geschaffenen HilfsSpeicher und Zwischenspeicher (Merkerzellen, Schrittzähler, Tastaturkeller zur Funktions-und Ziffernzwischenspcicherung usw.) gelöscht werden. Ein Ausdruck durch das Druckwerk 39 zeigt danach die Betriebsbereitschaft des Tischrechners an.

Nach dem Starten kreist das Programm in einer Ruheschleife. Darunter ist zu verstehen, daß die Inhalte der Speicherplätze des Lesespeichers im Programmspeichereinheit-Chip 31 (Mikroprogrammschritte) von dem stelig durch Zählimpulse fortgeschalteten Adreßregister aufgerufen und für eine eventuelle Verarbeitung bereitgestellt werden. Während des Programmumlaufes in der Ruheschlcife erfolgt wiederholt eine Abfrage, ob eine Taste der Tastatur 36 betätigt ist oder ob im Tastaturkellcr eine Funktionsoder Zifferninformation zwischengespeichert ist.

Dieses Abfrageprogramm ist in 3 Abschnitte unterteilt:

1. Eine Sammelabfrage, mit der erkannt wird, wenn eine Taste betätigt ist. Sie besteht aus der parallelen Ausgabe von L-Signalen über die mit den Spaltenleitungen der Tastatur 36 verbundenen Ausgänge 49 ... 57 des Programmspeichercinheit-Chips 31 und der sich daran anschließenden Tastaturrückmeldungen an die Eingänge 58 ... 61 des Rechen- und Steuereinheit-Chips 30. 1st ein Tastenkontakt geschlossen, erscheint also an den Eingängen 58 ... 61 ein L-Signal, so erfolgt durch das Abfrageprogramm

2. eine Einzelabfrage. Gesteuert durch das Programm wechselt das L-Signal von Ausgang zu Ausgang (49 ... 57), bis eine Rückmeldung erfolgt. Aus dem das Eingangssignal führenden Ausgang des Programmspeichercinheit-Chips 31 und dem die Rückmeldung erhaltenden Eingang des Rechen- und Steuereinheit-Chips 30 erkennt das Programm, welche Taste betätigt ist.

3. Das Tastaturkcller-Abfrageprogramm prüft die Aufnahmefähigkeit des im Schreib/Lesespeichcr des Rechen- und Steuereinheit-Chips 30 enthaltenen (Tastaturkeller genannten) Zwischenspeichers, in dem von der Tastatur eingegebene Funktions- und Zifferncodes abgespeichert werden. Das Tastaturkeller-Programm legt den Tastencode in der nächsten freien Speicherzelle ab und erhöht die Ablageadressc als Vorbereitung für eine nächste Eingabe.

Die Abfrage der Tastatur erfordert einen so geringen Zeitaufwand, daß die gleichfalls an den Ein/Ausgängen 49 ... 57 angeschlossenen - sehr viel trägeren - Druckmagnete nicht darauf ansprechen.

Ist der Tastaturkeller mit wenigstens einem Tastencode belegt, so wird das in der Ruheschleife kreisende Programm verzweigt, und ein Tastaturkeller-Ausgabeprogramm ve-anlaßt, daß der zuerst eingegebene zwischengespeicherte Code ausgelesen und daraufhin geprüft wird, ob es sich um einen Ziffern- oder Funktionscode handelt.

Werden Ziffern festgestellt, so bewirkt ein Eingabeprogramm das Einspeichern des Zifferncodes in einen als Ein/Ausgaberegister Al ausgelegten Teil des Schreib/Lesespeichers des Rechen- und Steuereinheit-Chips. Der Programmablauf endet danach mit einem Sprung in die Ruhcschleife. Handelt es sich dagegen um Funktionen, so leitet das Programm Sprünge in die entsprechenden Funktionsprogramme ab. Durch sie erfolgt die Verrechnung eingegebener Ziffern.

Der Funktionscode »Addition« ( + ) bewirkt z.B., daß zwei in als Register Rl, R2 ausgelegte Bereiche des Schreib/Lesespeichers eingegebene Ziffern durch ein Additionsprogramm addiert werden, das Ergebnis in eines der Register Rl eingeschrieben und der zum ersten Summanden hinzuaddierte zweite Summand

ίο durch das Druckprogramm ausgedruckt wird. Der Programmablauf endet danach ebenfalls mit einem Sprung in die Ruheschleife.

Soll das Additionsergebnis ausgedruckt werden, so wird die Taste »Endsumme« (*) betätigt. Das zugehörige Funktionsprogramm veranlaßt, daß das Additionsergebnis in das Ein/Ausgabe-Register Rl des Schreib/Lesespeichers übertragen, das Rechenregistcr zur Vorbereitung für eine erneute Postenaddition gelöscht und der Inhalt des Ein/ Ausgabe-Registers Rl, das Ergebnis also, ausgedruckt wird. Dann wiederum kehrt das Programm in die Ruheschleife zurück.

Unabhängig vom Ablauf eines Funktionsprogramms erfolgt in kurzen zeitlichen Abständen die weiter oben beschriebene Abfrage der Tastatur, um zu gewährleisten, daß alle Eingaben auch während eines Druckvorganges registriert werden. Die dazu erforderliche kurze Unterbrechung des Funktionsprogramms hat keinen Einfluß auf die tragen Druckmagnete. Durch diese Maßnahme ist es möglich, langsame - und damit billige - Druckwerke zu verwenden und auf eine Tastensperre zu verzichten.

In Fig. 7 ist ein Beispiel dafür dargestellt, wie durch mehrere Chips der Familie die Schaltungsanordnung eines Gerätes der Datentechnik für komplexe Aufgaben realisierbar ist. An die von einem ersten Rechen- und Steuereinheit-Chip 70 ausgehende, vo-jngehend bereits beschriebene Sammelleitung 71, die aus Adreßkanal 72, Datenkanal 73, Steuerkanal 74 und Versorgungskanal 75 besteht, sind drei Programmspeichercinheit-Chips 76, 77, 78 und ein Datenspeichercinheit-Chip 79 angeschlossen. Weiterhin ist ein zweites Rechen- und Steuereinheit-Chip 80 vorgesehen, von dem ebenfalls eine Sammelleitung 81 ausgeht, an die ein Programmspeichercinhcit-Chip 82 und drei Datenspeichereinheit-Chips 83,84, 85 angeschlossen sind. Die Ausgänge 86,87 der Rechen- und Steuereinheit-Chips 70, 80 stehen mit einem Lampcnfeld 88 in Verbindung, auf dem verschiedenartige Funktionszuständc oder Rcgisterbclcgungen angezeigt werden.

Jedes der beiden Systeme, die einen zusammenwirkenden Schahungsaufbau darstellen, weist demnach ein eigenes Rechen- und Steuereinheit-Chip 70, 80 auf und wird durch dieses gesteuert. Miteinander in Verbindung stehen die beiden Systeme über die Einbzw. Ausgänge 89 der jeweils ersten Programmspeichereinheit-Chips 76, 82, über die der Daten- und Befehlsaustausch, abhängig vom Mikroprogramm in den jeweiligen Lesespeichem der Programmspeichereinheit-Chips erfolgt.

Die Dateneingabe erfolgt wahlweise über eine an den Eingang 90 eines Programmspeichereinheit-Chips 78 des ersten Systems angeschlossene Tastatur 91 oder eine an die Ein- bzw. Ausgänge 92, 93, 94 der Datcnspeichcreinhcit-Chips 83, 84, 85 des zweiten Systems angeschlossene Bandkassette 95. Von der Tastatur werden über den Pcripherickanal des Pro-

709513/318

granimspcichereinheit-Chips 78 und den Datenkanal 73 der Sammelleitung 71 zu verarbeitende Daten und Befehle an das Rechen- und Steuereinheit-Chip 70 gegeben, das die Verarbeitung vornimmt und über den Adreß-, Steuer- und den Datenkanal seinerseits mit den weiteren Chips beider Systeme zusammenarbeitet. Dabei werden Operationen auslösende, programmkonstante Befehle und Daten aus den Lesespeichern der Programmspeichereinheit- sowie Programm- und Datenspeichereinheit-Chips angesprochen, und in den Datenspeichereinheit-Chips abgespeicherte Daten werden zur Verarbeitung herangezogen. Zur Erweiterung der Datenspeicher-Kapazität ist ein Zusatzspeicher 96, der aus drei Datenspeichereinheit-Chips 97, 98, 99 besteht, an den Ein- bzw. Ausgabekanal 100 des Programm- und Datenspeichereinheit-Chips 79 im ersten System angeschlossen. Desgleichen ist als externer Datenspeicher die Ein/

10

Ausgabe-Bandkassettc 95 vorgesehen, die mit den drei Datenspeichereinheit-Chips 83, 84, 85 des zweiten Systems zusammenwirkt. Auf diese Weise ist eine sehr große Speicherkapazität für eine Vielzahl zu verarbeitender Daten gegeben.

Ist die Bearbeitung einer Aufgabe in den Rechen- und Steuereinheit-Chips 70, 80 abgeschlossen, so können Zwischen- oder Endergebnisse - abhängig von der Steuerung durch das Mikroprogramm - in die Ein/Ausgabe-Bandkassette 95 eingeschrieben oder durch ein an den Ausgangskanal 101 eines Programmspeichereinheit-Chips 77 des ersten Systems angeschlossenes Druckwerk 102 ausgedruckt werden. Aus den gezeigten Beispielen ist ersichtlich, daß sich in ähnlicher Weise Schaltungen für eine Vielzahl verschiedenartiger Anwendungsfälle, seien sie einfach oder kompliziert, aus den Grundchips der Familie realisieren lassen.

Hierzu 5 Blatt Zeichnungen

X 1

Claims (6)

Patentansprüche:

1. Schaltungsanordnung für ein integriertes, auf Chips angeordnetes datenverarbeitendes System zur Bearbeitung alpha- und/oder numerischer Daten, insbesondere in MOS-Technik, bei dem die Chips durch eine Sammelleitung miteinander verbunden sind, ausgestattet mit den Funktionsblöcken Adreß-, Rückadreß- und Statusregister, Rechenregister, arithmetisch-logische Verknüpfungseinheit, Befehlssteuerung, Lesespeicher, Schreib/Lesespeicher und Peripheriekanäle, dadurch gekennzeichnet, daß die Funktionsblöcke derart auf zwei Chips verteilt sind, daß auf einem ersten, eine Rechen- und Steuereinheit darstellenden Chip Adreß- und Statusregister, Rechenregister, arithmetisch-logische Verknüpfungseinheit, Befehlssteuerung, Schreib/Lesespeicher als Datenspeicher, Peripheriekanäle und die Funktionsblöcke verbindende Leitungen und auf einem zweiten, eine Programmspeichereinheit darstellenden Chip Adreßregister, Rückkehradressenregister, Lesespeicher, Peripheriekanäle und die Funktionsblöcke verbindende Leitungen angeordnet sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß auf dem zweiten Chip zusätzlich ein Schreib/Lesespeicher angeordnet ist, das damit eine Programm- und Daten-Speichereinheit darstellt.

3. Schaltangsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß auf einem weiteren, eine Datenspeichereinheit darstellenden Chip die Funktionsblöcke Adreßregister, Schreib/Lesespeicher, Peripheriekanäle und die Funktionsblöcke verbindende Leitungen angeordnet sind.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Sammelleitung, die aus Adreßleitungen, Datenleitungen, Steuerleitungen und Versorgungsleitungen besteht.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eines oder mehrere der eine Programmspeichereinheit, eine Datenspeichereinheit oder eine Programm- und Datenspeichereinheit darstellenden Chips über die Sammelleitung direkt an ein eine Rechen- und Steuereinheit darstellendes Chips anschließbar sind.

6. Schaltungsanordnung nach einem dci vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an jedem Chip eine Peripherieschnittstelle \-.\f einen Anschluß penpherer Baugruppen angeordnet ist, aie mit dem Peripherie kanal des jeweiligen Chips verbunden ist.