JPS6098509A - ビ−トプル−フ回路 - Google Patents

ビ−トプル−フ回路

Info

Publication number
JPS6098509A
JPS6098509A JP20626583A JP20626583A JPS6098509A JP S6098509 A JPS6098509 A JP S6098509A JP 20626583 A JP20626583 A JP 20626583A JP 20626583 A JP20626583 A JP 20626583A JP S6098509 A JPS6098509 A JP S6098509A
Authority
JP
Japan
Prior art keywords
beat
frequency
circuit
proof
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20626583A
Other languages
English (en)
Inventor
Shinichi Ito
伊藤 臣一
Shoji Inoue
井上 昇次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20626583A priority Critical patent/JPS6098509A/ja
Publication of JPS6098509A publication Critical patent/JPS6098509A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027Analogue recording
    • G11B5/03Biasing

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、主としてシンセサイザチューナ付きカセッ
トレシーバに用いるビートプルーフ回路に関するもので
ある。
従来例の構成とその問題点 従来、シンセサイザチューナ付き力セントレシーバでの
ビートプルーフは、ビートを起こす周波数のときに、す
なわちビートが生じたとき忙手動により切換スイッチを
オン、オフしてビートを除去していた。
以下、従来のビートプルーフ回路について説明する。第
1図はその回路を示す。AはRF(無線周波数)のチュ
ーナ段で、シンセサイザチューナを内蔵したIC(集積
回路)1を有している。Bはカセット段で、コンデンサ
C工とバイアス発振用コイルLからなる録音バイアス発
振回路2を有している。Qはビートプルーフ用トランジ
スタ、C2は周波数移動用のコンデンサ、Sはビートプ
ルーフ動作用切換スイッチであり、トランジスタQのペ
ースに接続している。
この回路の動作は次のとおり。シンセサイザチューナI
CIで信号または放送を受信すると、この受信信号の搬
送波がカセット部Bの録音バイアス周波数の整数倍と同
じであった場合、あるいは非常に近かった場合、ビート
を起こす。このビートを除くために、スイッチSをオン
し、トランジスタQを導通させてバイアス発振回路2の
コンデンサC工と並列にコンデンサC2が入るようKし
て、バイアス発振回路2の周波数を変化させてビートを
防止する。
以上のような構成と動作であるが、ビートを起こす場合
にいちいちスイッチSを切換えなければならない手間、
煩わしさと、取付けるスイッチが大きいためかなりのス
ペースがいるという問題点があった。
発明の目的 この発明の目的は、ビート防止が自動的に行えるビート
プルーフ回路を提供することである。
発明の構成 この発明のビートプルーフ回路は、録音バイアス発振回
路にトランジスタなどのスイッチ素子を介して接続した
ビートプルーフ用のりアクタンス(コンデンサまたはコ
イルまたはその両者)と、前記録音バイアス発振回路の
バイアス周波数の実質的に整数倍の周波数の信号を受信
したときにこれに応答して前記スイッチ素子にオン信号
を出力する制御回路とを備えたものである。
ビートを起こす周波数の信号が制御回路に入ると自動的
にスイッチ素子がオンし、ビートプルーフ用のりアクタ
ンスが録音バイアス発振回路に接続され、その発振周波
数がずれるためビートは防止される。
実施例の説明 第2図は、この発明の一実施例を示す。3は周波数プリ
セットメモリをもち、ビートプルーフ用出力制御電圧を
出すシンセサイザチー−すICであり、これは発明構成
にいう制御回路の一例である。C2,C3,C,はビー
トプルーフ用のコンデンサ、Qよ、 Q2. Q3はト
ランジスタであり、その正端子(コレクタ)はコンデン
サC2,C3,C,Ki続され、負端子は接地され、ゲ
ート端子(ベース)はシンセサイザチューナIC3に接
続されている。
録音バイアス発振回路2のバイアス周波数をfとすると
、ビートプルーフ用の3つのコンデンサC2,C3,C
4は例えば周波数2Xf 、3xf 、4×fの受信信
号に対してビート防止をなすように容量が定められてい
る。
次に動作を説明する。まず、シンセサイザチューナIC
3が、ビートを起こす周波数に同調した時、IC3の出
力端子aに出力電圧が出るようにあらかじめプリセント
、メモリする。この特出る出力電圧で後段のトランジス
タQよがオン状態になル、ビートプルーフ用のコンデン
サC2が録音バイアス発振回路の2のコンデンサC工と
並列に入ることになり、発振周波数がずれる。この発振
周波数がずれることによシ、ビートが防止される。また
シンセサイザチューナIC3が、別の周波数に同調した
時にビートを起こした場合、出力端子すに出力電圧が出
るようにプリセットメモリしておく。この時に出る出力
電圧で上記と同様の動作をする。
出力端子Cについても同様である。以上、プリセットメ
モリすることにより、以後同調周波数がビートを起こす
周波数であれば自動的にビートが防止されることになる
上記実施例では、シンセサイザチューナIC3がプリセ
ットメモリ機能を有していたが、この発明はそれのみに
限定するものではなく、プリセット機能なしで、製造段
階で予想されるビート周波数をインプットし固定化して
もよい。また、トランジスタQよ、 Q3. Q3にオ
ン信号を出力する制御装置はシンセサイザチー−すIC
以外のものであってもよい。
発明の効果 この発明のビートプルーフ回路によれば、録音バイアス
発振回路におけるビート発生を自動的に防止することが
でき、従来のような手動操作の煩わしさから解放される
とともに切換スイッチのスペースを要しないですむとい
う効果がある。
【図面の簡単な説明】
第1図は従来例の構成図、第2図はこの発明の一実施例
の回路図である。 2・・・録音バイアス発振回路、3・・・シンセサイザ
チューナIC(制御回路)、c2. c3. c、・・
・ビートプルーフ用のコンデンサ(リアクタンス)、Q
□。

Claims (3)

    【特許請求の範囲】
  1. (1)録音バイアス発振回路にスイッチ素子を介して接
    続したビートプルーフ用のりアクタンスと、前記録音バ
    イアス発振回路のバイアス周波数の実質的に整数倍の周
    波数の受信信号に応答して前記スイッチ素子にオン信号
    を出力する制御回路とを備えたビートプルーフ回路。
  2. (2)前記制御回路が、ビートを起こす周波数の信号受
    信によりその周波数をプリセットメモリするICから構
    成されている特許請求の範囲第(1)項記載のビートプ
    ルーフ回路。
  3. (3) 前記ICが、シンセサイザチューナを内蔵した
    ものである特許請求の範囲第(1)項記載のビートグル
    ー7回路。
JP20626583A 1983-11-01 1983-11-01 ビ−トプル−フ回路 Pending JPS6098509A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20626583A JPS6098509A (ja) 1983-11-01 1983-11-01 ビ−トプル−フ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20626583A JPS6098509A (ja) 1983-11-01 1983-11-01 ビ−トプル−フ回路

Publications (1)

Publication Number Publication Date
JPS6098509A true JPS6098509A (ja) 1985-06-01

Family

ID=16520462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20626583A Pending JPS6098509A (ja) 1983-11-01 1983-11-01 ビ−トプル−フ回路

Country Status (1)

Country Link
JP (1) JPS6098509A (ja)

Similar Documents

Publication Publication Date Title
GB1428720A (en) Variable-frequency oscillator having at least two frequency ranges
JPS63242030A (ja) 広帯域周波数シンセサイザ受信機
KR960000523B1 (ko) 수신기
JPS6098509A (ja) ビ−トプル−フ回路
JPS5852374B2 (ja) 周波数シンセサイザ受信機
JPH024175B2 (ja)
JPS5995720A (ja) 受信装置
JPS593616Y2 (ja) 掃引形選局装置
JPH066634Y2 (ja) 局部発振用同調回路
JPH0230938Y2 (ja)
JPS6324673Y2 (ja)
JPS6123884Y2 (ja)
JPS6035302Y2 (ja) 自動同調回路
JPH0633738Y2 (ja) テレビジョン受信装置
JP2790121B2 (ja) 受信機
KR830000285B1 (ko) 선국 동조회로를 가진 수신기
KR940001485Y1 (ko) Vhf밴드 전자동조 튜너의 고주파 동조회로
JPH0744429B2 (ja) 受信装置
JPH03127586A (ja) マルチシステムテレビジョン信号受信用チューナ装置
JPH0241033A (ja) 無線機のノイズ除去装置およびクロック周波数シフト回路
JPH0334262B2 (ja)
JPS60245319A (ja) シンセサイザ方式のfm受信装置
JPS63185214A (ja) 電子同調受信機の最適同調電圧記憶装置
JPS6322493B2 (ja)
JPS6363136B2 (ja)