JPS6097671A - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JPS6097671A
JPS6097671A JP20517583A JP20517583A JPS6097671A JP S6097671 A JPS6097671 A JP S6097671A JP 20517583 A JP20517583 A JP 20517583A JP 20517583 A JP20517583 A JP 20517583A JP S6097671 A JPS6097671 A JP S6097671A
Authority
JP
Japan
Prior art keywords
region
type
base
collector
zener diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20517583A
Other languages
English (en)
Inventor
Hideaki Nagura
名倉 英明
Masahiro Ihara
井原 正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP20517583A priority Critical patent/JPS6097671A/ja
Publication of JPS6097671A publication Critical patent/JPS6097671A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複合半導体装置の構造に関するもので、特にト
ランジスタとツェナーダイオードの両方を具備したパワ
ー用半導体装置を提供することにある0 従来例の構成とその問題点 パワートランジスタの許容電力損失は、通常、大きなも
のであるにもかかわらず、サージやスイッチング時の異
常電圧によってしばしば破壊することが知られている。
この破壊からパワートランジスタを保護するためにパワ
ートランジスタのコレクターベース間にツェナーダイオ
ードを挿入し。
異常電圧をクリップしたり、またその時のエネルギーを
ツェナーダイオードで吸収させる対策が講じられている
ツェナーダイオードを具備したパワートランジスタの構
造としては従来、第1図及び第2図に示す様な構造のも
のが知られている。第1図で示す構造の特徴はツェナー
ダイオードをパワートランジスタのベース領域内に独立
して形成したところにある。この場合ベース領域は低濃
度で拡散する事が必要で、第1図において、1はコレク
タ領域となる1型シリコン基板、2はN型シリコン基板
内へN型不純物を高濃度に拡散して形成した高濃度(N
、)コレクタ領域、3はP型のベース領域、4はNWの
エミッタ領域、5はP型不純物を高濃度に拡散して形成
したベースコンタクト用高濃度(P++)領域、6はツ
ェナーダイオードのカソード領域となる高濃度(N )
領域、7はS i O2膜そして8,9,10および1
1は電極、12はリング状のチャネルしゃ新領域である
かかる構造を有する従来のパワートランジスタにおいて
は、ベース領域3を形成するにあたり、その不純物濃度
を低下させてツェナーダイオードの耐圧〜を必要値以上
としなければならない。因に。
ベース領域の不純物濃度を1×1o cWL 以下にし
なくてはツェナーダイオードに必要な耐圧の絶対値(2
0v以上)が得られない。
ところで、ベース領域を低濃度(1x1o ”cm 以
下)で形成するための不純物拡散のコントロールは、高
濃度(IXlo cm 以上 )の不純物拡散のコント
ロールに比べ困難であるばかりf’i:<、ベース濃度
によってトランジスタの電流増巾率とツェナーダイオー
ドの耐圧の双方が決定されるため、性能面のコントロー
ルも困難である。また、ベース領域を低濃度で形成する
と、ベース電極形成に際して、このままでは接触抵抗を
下げることができず、このため追加の拡散を施すことに
よってベース電極を形成する直下のベース濃度を高濃度
(1×1o18Crn−3以上)にする必要がある。さ
らに、ツェナーダイオードがベース領域内へ作り込まれ
ているため、ツェナーダイオードの1端は必然的にベー
ス領”域と接続されるものの、他端をコレクタ領域へ接
続するための電極配線11の形成が不可欠となり、製造
プロセスが複雑になり、これが歩留、能率の低下要因に
なるという不都合がある。
また、第2図で示す構造の特徴は、コレクタ領域1の1
部をベース領域内へ突出させるとともにこの突出部6o
をツェナーダイオード形成用の領域として利用したとこ
ろにある。この構造では、ツェナーダイオードをトラン
ジスタのコレクタベース間に接続するため電極配線が全
く不要になるOしかしながら、ベース電極形成時の接触
抵抗を低下させるための追加拡散が依然とし必要である
こと、さらに、トランジスタの電流増幅率とツェナーダ
イオードの耐圧の双方がベース濃度によって決定される
ため、性能面のコントロールが困難であることの問題も
依然として残る。また、この構造では、コレクタ領域部
分6oを形成するために製造プロセスが複雑にもなる。
発明の目的 本発明は、以上説明したツェナーダイオードを内蔵する
従来のパワートランジスタの問題点全排除することの出
来る複合半導体装置を提供せんとするものである〇 発明の構成 本発明の構造の特徴は縦型トランジスタとそれらのベー
ス領域に隣接しているコレクター領域の濃度を基板表面
側で高くし、かつ、この高濃度領域をトランジスタのエ
ミッタ領域より深くすることによって、ベース領域に隣
接するコレクター表面部に横型ツェナーダイオードを形
成したところにある。このような構造とすることによっ
てトランジスタとツェナーダイオードは分離した構造に
なり、各々の形成に際して相互に影響を及ぼすことのな
い製造処理を駆使することが可能となり、パワートラン
ジスタに要求される特性のコントロールが容易になる。
又製造プロセスの簡素化が可能になる。
実施例の説明 次に、本発明を実施例により詳細に説明する。
まず燐を添加したN型1oΩcmのシリコン基板(厚み
200μm)1の片面から燐を拡散し、表面濃度1×1
o crrL 、拡散深さ150μmの高濃度(N )
のコレクタ領域2を形成する(第3図a)。なお7はS
 i02膜である0次いでコレクター領域2の形成面と
は逆の面から、再び燐を拡散導入し、表面濃度2.5X
10 cm +拡散深さ0.2μmのN 層6を形成す
る(第3図b)oその後ホトエツチングによってN 層
6の上の5iOz膜7にベース拡散用の窓明けを行ない
、この窓を通してP型不純物であるボロンを選択的に拡
散することによって、表面濃度5X10 cffL 、
拡散深さ10μmのベース領域3を形成する。(第3図
c)−その後、再び、ホトエツチングによってベース領
域上の5i02膜にエミッタ領域およびすング状のチャ
ネルしゃ新領域形成用の窓明を行な・い、これらの各窓
を通して燐を選択的に拡散することによって、表面濃度
2X10 cm +拡散性さ8μmのN+ +型エミッ
タ領域4およびチャネルしゃ新領域12を形成する。な
お、ベース領域3はこのエミッタ領域4形成の熱処理段
階で、さらに深くなり、約15μmになる。トランジス
ターの形成に必要な以上の拡散工程が完了することで、
ベース領域に隣接した表面濃度2.5 ×10 cm拡
拡散さ10μmの鰐層6がツェナーダイオードのカソー
ド領域として形成される。
しかるのち、コレクター、エミッタならびにベースの各
領域に電極8.9.10を形成することによってトラン
ジスターとツェナダイオードを有する本発明のパワート
ランジスターが形成される。
(第3図d)かかる構造によるとパワートランジスター
は半導体基板面に対して垂直方向の構造(縦型)である
のに対して、ツェナダイオードは水平方向の構造(横型
)となる。しかも、表面の高濃度N 層6を深く拡散す
ることにより、ツェナーダイオードの動作時に電流分布
が拡がり、この結果、パワートランジスタの耐圧特性は
i著に安定化すると共に、製造面でも歩留りが太幅に向
上し、た。ただし、高濃度1層6の深さが、ベース領域
3の深さをこえると、製造上ならびに特性上、適性が得
られないので、その深さはベース領域3の深さを超えな
いのが望ましい。
第4図は以上説明してきた本発明実施例のパワートラン
ジスターと従来のパワートランジスターのコレクター耐
圧(ツェナー耐圧)のバラツキを比較検討した結果を示
す図であり、図示するように本発明のパワートランジス
ターのバラツキは従来のものにくらべて著るしく小さい
結果が得られた。
またツェナーダイオードを付加することによる効果確認
のため第6図で示すようなリアクタンスL9等価抵抗H
の誘導性負荷回路を準備し、チップサイズが2.5闘角
、耐圧が60v級のパワートランジスターの各種につい
てエネルギー耐量を比較検討した0 第6図はこの比較検討結果を示し、人はツェナーダイオ
ードの付加されていない通常のパワートランジスター、
Bはツェナーダイオードを内蔵する第1図示の従来のノ
くワードランシスター、Cは本発明のパワートランジス
ターで、ツェナーダイオード領域6の深さ10μm、エ
ミッタ領域8μm。
ペース領域約15μmのものでアリ、さらに、Dはツェ
ナーダイオード(60v用)とパワートランジスター′
を個別素子として準備し、これらを組み合わせたものの
耐エネルギー量を示す0図示するところから明らかなよ
うに、本発明実施例のパワートランジスターCの耐エネ
ルギー量は、ツェナーダイオードを挿入しないパワート
ランジスターAに比べて約4.5倍−同一の半導体基板
内にツェナーダイオードを挿入した従来構造のものBに
比べて約2.0倍の耐エネルギー量レベルが得られた。
この値は、60vの耐圧のツェナダイオードを外付けし
たものpと同等であった0発明の効果 本発明の半導体装置によれば、安全動作領域が広くなり
、品質を大巾に向上することを可能にした。
【図面の簡単な説明】
第1図および第2図はツェナーダイオードを内蔵スる従
来のパワートランジスターの構造断面図−第3図a −
dは本発明の実施例に係るノくワードランシスターの構
造断面図、第4図は本発明の実施例に係るパワートラン
ジスターと従来のノ(ワードランシスターのコレクター
耐圧の比較検討結果を示す特性図、第6図は耐エネルギ
ー量測定用のL負荷回路固、第6図は各種パワートラン
ジスターの耐エネルギー量の測定結果を示す特性(比較
)図である0 1・・・・・・シリコン基板(コレクター領域)、2・
・・・・・高濃度コレクター領域、3・・・・・・ベー
ス領域、4・・・・・・エミッタ領域、5・・・・・・
ベースコンタクト用高濃度領域、6・・・・・・ツェナ
ダイオード用領域、7・・パ・・5iOz膜、8〜11
・・・・・・電極、12・・・・・・チャンネルしゃ新
領域0 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 8 第2図

Claims (1)

    【特許請求の範囲】
  1. コレクタ領域内へベース領域が選択的に作り込まれ、さ
    らに同ベース領域内へエミッタ領域が選択的に作り込ま
    れた縦型トランジスタの前記ベース領域に隣接するコレ
    クタ領域の表面層部分に高不純物濃度コレクタ層を前記
    エミ・り領域よ枦賢く形成し、同高不純物濃度コレクタ
    層と前記ベース領域間のPM接合で横型ツェナーダイオ
    ードを形成した。ことを特徴とする複合半導体装置。
JP20517583A 1983-11-01 1983-11-01 複合半導体装置 Pending JPS6097671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20517583A JPS6097671A (ja) 1983-11-01 1983-11-01 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20517583A JPS6097671A (ja) 1983-11-01 1983-11-01 複合半導体装置

Publications (1)

Publication Number Publication Date
JPS6097671A true JPS6097671A (ja) 1985-05-31

Family

ID=16502662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20517583A Pending JPS6097671A (ja) 1983-11-01 1983-11-01 複合半導体装置

Country Status (1)

Country Link
JP (1) JPS6097671A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879749A (ja) * 1981-11-06 1983-05-13 Nec Corp 半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879749A (ja) * 1981-11-06 1983-05-13 Nec Corp 半導体集積回路

Similar Documents

Publication Publication Date Title
JPS6097659A (ja) 半導体集積回路
JPH0685269A (ja) 逆導通絶縁ゲート型バイポーラトランジスタの製造方法
JPS6097671A (ja) 複合半導体装置
KR930009029B1 (ko) 반도체 장치 및 그 제조방법
US6337252B1 (en) Semiconductor device manufacturing method
JP2006210563A (ja) 半導体装置
JP2547468B2 (ja) 半導体装置およびその製造方法
JP3327658B2 (ja) 縦型バイポーラトランジスタの製造方法
JPH10242456A (ja) 横型絶縁ゲートバイポーラトランジスタ
JPS6197969A (ja) 半導体装置
JPH11251443A (ja) 半導体装置の製造方法
JP2636555B2 (ja) 半導体装置
JPH02296342A (ja) Mosfetの製造方法
JPS6354765A (ja) 半導体装置及びその製造方法
JPS60226176A (ja) 半導体装置
JPH05206153A (ja) 半導体集積回路装置
JPH07273127A (ja) 半導体装置
JPS6197968A (ja) 半導体装置
JPS6222451A (ja) 半導体基板のpn接合アイソレ−シヨン方法
JPH05243502A (ja) 集積回路
JPH08213407A (ja) 半導体装置
JPH0247854B2 (ja)
JPH06216373A (ja) 半導体素子
JPS61284960A (ja) 半導体装置
JPS62245649A (ja) 半導体装置及びその製造方法