JPS6095620A - 電流スイツチ用電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 信号電圧に応動して電流ケ選択的にエネイブルまたは禁
止する電流スイッチ用集積回路に関する。

電流スイッチ回路は信号電圧に応動して電流ケ選択的に
エネイブル塘たは禁止する。ある回路、例えば位相検出
器および電圧制御発掘器はその入力として極めて精度の
高、い電流スイッチ回路ｒ要求する。このような応用用
途にあっては、出力電流の精度および整定時間は特に臨
界的である。

現在の電流スイッチ回路装置は典型例では予め定められ
た電流全２つのフランチの間で切替えること、即ちステ
アリングヶ行うことを含んでいる。このような回路は抵
抗および寄生容量全充電するのに時間ンａ”かかるため
その速度は大幅に制限される。また、出力電流は実際に
はスイッチング・デバイスを通して流れる。その結果、
電流電流すブランチおよびそこから電流が切替えられる
ブランチの両方において可成シの電流が残高する。この
残高電流は回路が与えられても予測することは全く不可
能であり、従って出力の精度に大きな影響を与える。更
に、スイッチング・デバイスの両端の電圧降下により、
ダイナミック・レンジが犠牲となる。更には電流７一方
のブランチから他方のブランチに切替えるとスイッチン
グ過渡現象が生じ、これは出力電流に直接加算される。

これらの要因はすべて出力信号が確定するまでの時間τ
増加させる。

本発明に従う′直流スイッチ回路はスイッチト喝流ミラ
ーの形態をしている。入力トランジスタはその導通路τ
λ力電電流源電圧供給ノードに直列に有している。出力
トランジスタはその導通路勿負荷と電圧供給ノードに直
列に有している。入力トランジスタの制側ｊ眠極は電圧
供佑ノードから遠いその導通路の１則に接続されている
。出力トランジスタの制御電極はディスエイプル・スイ
ッチを通して電圧供給ノードの如きシャット・オフ電圧
に接続されている。ディスエイプル・スイッチングじ、
絶縁スイッチ勿開くことにより出力トランジスタケ流れ
る出力電流は選択的にオフとなり、それによって出力電
流のスイッチングが生じる。このスイッチング過程は出
力電流には大きな悪影響は与えない。スイッチは定常電
流τ流さないので、基本的な電流ミラー構体の精度、即
ちダイナミック・レンジは劣化しない。

以下で述べる回路中のトランジスタはエンハンスメント
・モード電界効果トランジスタである。電子スイッチは
好ましくはスイッチング電荷のフイードスルー勿最小化
するよう作られたＭＯＳトランジスタの苔列相補対であ
るトランスミッション・ゲートである。対を成すトラン
ジスタの内のＰ型トランジスタのゲートはインパータケ
通してマドレス指定される。このようなトランスミッシ
ョン・ゲートは当業者にあっては周知であり、従って詳
細は述べない。

本発明の１つの例は第１図に示す電流ミラー１０である
。入力電流ＩＯτ流す入力電流ブランチおよび出力電流
Ｉ（ｉ７流す出力電流ブランチは正の電圧源ノード１２
と負の電圧源ノード１４の間に並列に接続されている。

入力電流フランチはそのソースが正の電圧源ノード１２
に接続されているＰチャネル入力トランジスタ１６を含
んでいる。′電流源１８は負の電圧源ノード１２お呈び
入力トランジスタ１６のドレインの間に接続されている
。出力ブランチはそのソースが正の電圧源ノード１２に
接続されている。Ｐチャネル・トランジスタ２０を含ん
でいる。出力負荷２２は出力トランジスタ２０のドレイ
ンと負の電圧源ノード１４の間に接続されている。入力
トランジスタ１６のゲートはそのトレインに接続されて
いる。該ゲートはまた絶縁スイッチ２４ｋｍして出力ト
ランジスタ２０のゲートに選択的に接続されている。出
力トランジスタ２０のゲートはディスエイプル・スィッ
チ２６ケ通してシャット・オフ電圧として正の電圧源ノ
ード１２に選択的に接続されている。ここで゛シャット
・オフ電圧″なる用語はトランジスタの導通路に導通損
失ケ与えるゲート電圧を言う。

スイッチト電流ミラー１０が動作状態にある場合には、
スイッチ２４．２６は夫々Ｔ１、Ｔ２なる時間幅に！す
る１対のスイッチング・パルスＴ　ｌ　ｚ　Ｔ２によシ
動作する。これらスイッチは互いに相補的に動作し、好
ましくはオーバラップせず、従ってすべての絶縁スイッ
チはその相補的ディスエイプル・スイッチが閉じる前に
開き、すべてのディスエイプル・スイッチはその相補的
絶縁スイッチが閉じる前に開く。電流ミラー１０の動作
を理解するだめに最初両方のスイッチ２４．２６が図示
の位置にある状態ケ考える。この状態では電流ミラー回
路の性質によシ、入力トランジスタ１６と出力トランジ
スタ２０が同一の幾何学的形状を有しているならば、入
力ブランチ電流■ｏと出カブランチ電流工は等しいこと
は容易に分る。デバイスの幾何学的大きさケ適当にスケ
ーリングすることによシ入力および出力電流■ｏおよび
工を一定の比に決定するととが出来る。出力電流■全オ
フにしたい場合には、ディスエイプル・スイッチ２６が
まずスイッチング・パルスＴ２により閉１しられる。そ
れと同時に、あるいはその直後に、ｅＨスイッチ２４が
スイッチ・パルスＴ、１　によシ開かれる。出力トラン
ジスタ２０の・ゲートをスイッチ２６により正の電圧□
源ノード１２に接続することによりトランジス１夕２０
のゲート上の電圧が消滅し、それによって出力電流Ｉは
オフとなる。絶縁スィッチ２４が開くことにより入力ブ
ランチ゛Ｋｍが人力トランジスタ１６に分流することが
妨げられ、それによってこの電流は中断される。ここで
出力覗流■勿再びオンにしたい場合には、ディスエイプ
ル・スイッチ２６がまずパルスＴ２により開かれ、次い
でそれと同時にまたはその直後に絶縁スイッチ２４が閉
じられ、入力および出力トランジスタ１６．２０のケー
トが共通接続される。この場合にもトランジスタ２０の
ゲートτ充電するのに必要な電流ケ除き、入力ブランチ
電流には有慧な変化はないことが理解されよう。出力ト
ランジスタ２０のゲートは定常電流電流さないから、ス
イッチ２４１．２６には電流は流れない。その結果、ス
イッチ２４．２６は電流ミラー１０の動作に対しては何
らの悪影響も与えない。これにより出力電流Ｉは極めて
精密に制御されることになる。

更に区域のステアリングは存在しないので出力電流工の
スイッチングは極めて迅速に行ない得る。

第２図には殆んどの点で第１図のミラー１０と同一であ
り、相応する素子は第１図と同じ引用記号によって示さ
れている電流ミラー２８の形態をしだ本発明の他の例が
示されている。

しかしこのミラー２Ｂは複雑で、出力電流に関してＡＮ
Ｄ、ＮＡＮＤ、ＯＲおよびＮＯＲの如き種々の論理関数
葡実現することの出来る絶縁スイッチ３０およびディス
エイプル・スイッチ３２を有している。ミラー２８にあ
っては、スイッチ３０．３２はＡＮＤ接続されている。

この論理関数は以下の例で述べるようにある型の回路で
有用である。

本発明の第３の例は第３図に示す電圧制御発掘器３４で
ある。発掘器３４は地気とシュミット・トリガ３８の入
力ノード３６の間に接続されたコンデンサｃｏを含んで
いる。シュミット・トリガ３８の人力は第１図の電流ミ
ラー１０と類似の２つのスイッチト醒流ミラー４０．４
２の相補構体によシ提供される。

上側の電流ミラー４０はＰチャネル入力トランジスタ４
４、Ｐチャネル出力トランジスタ４６、絶縁スイッチ４
８、およびディエイプル・スイッチ５０ｉ含んでいる。

トランジスタ４４．５０のソースは正の電圧源ノード５
２に接続されている。下側の電流ミラー４２はＮチャネ
ル入力トランジスタ５４、Ｎチャネル出力トランジスタ
５６、絶縁スイッチ５８およびディスエイプル・スイッ
チ６０全含んでいる。トランジスタ５４．５６のソース
は負の電圧源ノード６２に接続されている。上側絶縁ス
イッチ４８および下側ディスエイプル・スイッチ６０は
シュミット・トリガ３８の出力ツードロ４からの信号に
よって直接動作する。上側ディスエイプル・スイッチ５
０および下側絶縁スイッチ５８はシュミット・トリガ３
８の出力ツードロ４からの信号をインバータ６６．６８
に通したものによって動作する。このインバータ６６．
６８はシュミット・トリガ３日の出力の補元を提供する
。

電圧制御発掘器３４はシュミット・トリ力３８が高レベ
ル出力状態を呈する場合が図示されている。シュミット
・トリガ３８の出力状態が低レベルの場合には、スイッ
チ４８．５０．５１１１．６０はもう一方の位置にある
。

電圧ＶＣによってその値が制御される電流源７０は入力
トランジスタ４４．５４のドレインの間に接続されてお
り、入カブランチ′醒流を決定する。出力トランジスタ
４６．５６は夫々のスイッチ４８．５０．５８．６０に
よってオンおよびオフにスイッチされ、それによってス
イッチされた出力電流Ｉはシュミット・トリガ３８の入
力ノード３６においていずれかの方向に流れる。コンデ
ンサＣ８の充電速度はスイッチされた電流工の大きさに
よって決定されるので、電流源７０によって決定される
入力ブランチ電流の値は鴫圧制御発掘器３４の発撮周彼
数勿制御する。

シュミット・トリガ３８の入力ノード３６のスイッチさ
れた電流■。ｕｔ　の精度がトランジスタ４４．４６．
５４．５６のデバイスの幾何学的形状比によって決定さ
れることは発掘器３４の特に有利な特長である。この電
流の精度は製造過程でウェハ毎に大幅に変化することな
く極めて精密に、かつ安定に決定される。シュミ゛ント
・トリガ３８はまたそれ自身デバイスの幾何学的形状比
および基準電圧に依存するように設計することが可能で
あり、それによって既存の相互コンダクタンス技法全使
用してデバイスの幾何学的形状比に依存する精度葡持っ
た発振器３４？！−実現することが出来る。時間基準を
使用して正確な相互コンダクタンスを実現する技法が昶
られている。

本発明の第３の例は第４図の位相検出器１２である。回
路１２の低域フィルタ出力セクションは反転（−）およ
び非反転（＋）入力ポートおよび出力ポードア８ケ有す
る演算増幅器７４を含んでいる。非反転入力ポート（＋
）は地気に接続されている。抵抗ＲＤ　およびコンデン
サＣＤ　はフィードバック素子として出カポ−ドア８お
よび反転入力ポートの間に並列に接続されている。スイ
ッチされた電流工は２つのスイッチされた′電流ミラー
８０．８２の相補構体によって形成される位相検出器に
よって反転入力ポート（−）に加えられる。

これらスイッチされたミラーは第３図の電圧制御発振器
３４のミラー４０．４２と同様に構成されているが、第
２図のミラー２８中のスイッチング論理関数を有してい
る。上側電流ミラー８０は正の電圧源ノード８８と関連
するＰチャネル入力および出力トランジスタ８４．８６
ｆｆｉ含んでいる。絶縁スイッチ９０は２つのトランス
ミッション・ゲート９２．９４を直列接続したものより
成る。ディスエイプル・スイッチ９６は２つのトランス
ミッション・ゲート９８．１００’、ｒ並列接続したも
のより成る。下側電流ミラーはそのソースが負の′電圧
源ノード１０６に接続されたＮチャネル入力および出力
トランジスタ１０２．１０４ケ含んでいる。絶縁スイッ
チ１０８は２つのトランスミッション・ゲート１１０．
１１２よ構成る。ディスエイプル・スイッチ１１４は２
つのトランスミッション・ゲート１１６．１１８よ構成
る。入力トランジスタ８４．１０２のドレインは電流源
１２０を通して互いに接続されており、これにより入力
ブランチ電流ＩＯが形成される。出力トランジスタａ６
．１０４のドレインは共通接続されており、双方向性電
流を供給し得る出力電流ノード１２２ケ形成している。

位相検出器回路７２の動作時にあっては、スイッチ９０
．９６．１０８．１１４は位相音検出したい２つの信号
から得られた制御電圧によって動作する。典型例ではこ
れは通常局部発掘器によって発生される基準信号５ｒｅ
ｆおよびこの基準信号５ｒｅｆ　と未知の位相・周波数
関係にある入力信号ＳＩ＋　である。この２つの信号５
ｒｅｆ、　ＳＮは図中に示されているようにトランスミ
ッション・ゲート９２．９４．９８．１００．１１０．
１１２．１１６．１１８に加えられる。トランスミッシ
ョン・ゲートの制御電圧が高レベルである場合にはゲー
トは導通している。電圧が低レベルの場合には、ゲート
は非導通状態にある。図中に使用されている表記法にお
いて、−ヶその上の有する制御電圧は−のない制御電圧
の反対の状態を表わす。従って５ｒｅｆ　が高レベルで
あると５ｒｅｆ　は低レベルである。２つの信号５ｒｅ
ｆとＳＮ　が同じ周波数を有し、完全に同相の場合には
出力ノード１２２の直流゛電流の大きさは最大となる。

位相検出器の出力は−９０゜から＋９０°の位相差にわ
たって線形に変化する。入力信号の損失によりいわゆる
°′３状態″動作することは位相検出器回路７２の有利
な特長である。即ち、２つのトランジスタ８６および１
０４はオフとなる。

本発明に従う電流ミラーのスイッチは前述の位相検出器
回路７２の場合のようにトランスミッション・ゲートで
も良いし、壕だ他の適当な電子スイッチ・デバイスであ
ってもよい。更に、トランジスタは電界効果トランジス
タである必要はなく、回路勿適当に作り変えればバイポ
ーラ・トランジスでも良い。バイポーラ・トランジスタ
を使用する電流ミラー回路は周知である。カスコード装
置の如き他の電流ミラー回路盆前述の単純なミラー装置
の代りに適当なスイッチング回路と共に使用してよシ良
いスイッチト′電流ミラー特性ケ得ることが可能である
。

第４図の位相検出器回路７２に対して基準信号５ｒｅｆ
　５供給するのに第３図の発振器３４の如き電圧制御発
振器の出力を使用することによシ、そのループ特性がデ
バイスの幾何学的形状比によってのみ決定され、従って
正確に規定され得る位相ロック・ループ装置を構成する
ことが可能である。

本発明に従う電流ミラーの絶縁およびディスエイプル・
スイッチは前述しだもの以外の棟々の論理構成？有する
ことが可能である。

例えば３つまだはそれ以上の絶縁スイッチ金直列にし、
相応する数のディスエイプル・スイッチを並列にするこ
とが考えられる。ある目的のためにはまた絶縁スイッチ
ｒ並列にし／またはディスエイプル・スイッチを直列に
することが望ましい場合もある。

【図面の簡単な説明】

第１図は本発明の一実施例に従うスイッチト電流ミラー
の回路図、 第２図はスイッチ中に組み込捷れだ論理機能を含む本発
明の他の実施例に従うスイッチト電流ミラーの回路図、 第３図は第１図のスイッチト電流ミラーを含む本発明の
第３の実施例に従う電圧制御’ｌ１発振器の回路図、 第４図はスイッチ中に組み込丑れだ論理機能を弔するス
イッチト藏流ミラーを含む本発明の第４の実施例に従う
位相検出回路の回路図である。 〔主要部の符号の説明〕 電圧供給ノード・・・・・・・・・・・１２人力トラン
ジスタ・・・・・・・・・・・１６出力トランジスタ・
・・・・・・・２０出　願　人　：　アメリカン　テレ
フォン　アントチレフラフ　カムパニー 安　井　幸　−印）眉、・ −−じ”ν

Claims (1)

1. 【特許請求の範囲】 １、　導通路とそれに対する制御電極ヶ有する入力トラ
   ンジスタ（例えば１６）ケ有し、該導通路の一方の側は
   該制御電極に接続されておシ、該導通路の他方の側は電
   圧供給ノード（例えば１２）に接続されておシ；導通路
   とそれに対する制御電極を有する出力トランジスタ（例
   えば２０）を有し、該導通路の一方の側は前記電圧供給
   ノード（例えば１２）に接続されておシ； 前記出力トランジスタの制御電極全前記電圧供給源（例
   えば１２）から選択的に接続および切離しを行うよう作
   られている第１の手段（例えば２６）と； 前記出力トランジスタの制御電極を前記入力トランジス
   タ（例えば２０）から選択的に接続および切離しを行う
   よう作られている第２の手段（例えば２４）によシ特徴
   づけられる電流スイッチ用電子回路。 ２、特許請求の範囲第１項記載の電流スイッチ回路にお
   いて更に、 前記第１および第２の手段は種々の論理機能を実現する
   よう構成可能な電子スイッチであることを特徴とする電
   流スイッチ回路。 ３、特許請求の範囲第１項記載の電流スイッチ回路にお
   いて更に、 その導通路の一方の側が第２の電圧供給ノード（例えば
   ６２）に接続されている第２の入力（例えば５４）およ
   び第２の出力（例えば５２）トランジスタとを有し、該
   第２の入力トランジスタの制御′電極はその導通路の他
   方の側に接続されており、第１（例えば４６）および第
   ２（例えば５６）の出力トランジスタの導通路の他方の
   側は出力電流ノード（例えば３６）を形成するため共通
   接続されておシ、 第２の入力（例えば５４）および第２の出力（例えば５
   ６）トランジスタの制御電極勿選択的に共通接続する第
   ２の絶縁スイッチ手段（例えば５８）と、 第２の出力トランジスタの制御電極ケ第２の電圧供給ノ
   ート（例えば６２）に選択的に接続する第２のディスエ
   イプル・スイッチ手段（例えば６０）と、 第１（例えば４４）と第２（例えば５４）の入力トラン
   ジスタの導通路の他方の側の間に接続された電流源手段
   （例えば７０）とにより特徴づけられる電流スイッチ回
   路。 ４　特許請求の範囲第３項に記載の電流スイッチ回路に
   おいて更に、 コンデンサ（Ｃｏ）　が一方の側において出力電流ノー
   ド（例えば３６）に接続されており、その他方の側にお
   いて基準電位（ＧＮＤ　）に接続されておシ、 入力ポートケ有するシュミット・トリガ（例えば３８）
   は前記コンデンサの前記一方の側に接続されてお９、 回路手段（例えば６６．６８）は前記シュミット・トリ
   ガの出力に応動して絶縁（例えば４８．５８）およびデ
   ィスエイプル（例えば５０．６０）スイッチケ作動させ
   ることを特徴とする電流スイッチ回路。