JPS6093563A - バツフア記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はバッファ記憶方式を採用した情報処理装置に関
し、詳しくは、バッファメモリに取り込まれている主記
憶装置の写しのアドレスを登録しておく管理テーブルと
して、自処理装置で使用する第１管理テーブルと、該第
１管理テーブルとは独立番；他処理装置からのストア・
アドレス・チェック用の第２管理テーブルを有している
情報処理装置におけるバッファ記憶制御方式に関する。

〔発明の背景〕

高速処理を目的とする情報処理装置においては。

主記憶装置とは独立に、小容量ではあるが主記憶装置よ
りもアクセス時間の小さいバッファメモリを有し、命令
の読み出し、オペランドの読み出しに際して、バッファ
メモリに読み出そうとする命令あるいはデータの写しが
あれば、主記憶装置よりアクセス時間の小さいバッファ
メモリから読み出す方式をとっている。この場合、マル
チプロセッサ・システム等では、このバッファメモリに
取り込まれている主記憶装置の写しのアドレスを登録し
ておく管理テーブルとして、自処理装置で使用する第１
管理テーブルと、第１管理テーブルとは独立に、他処理
装置からのストア・アドレス・チェック用として第２管
理テーブルを有している。

従来、この第１管理テーブルと第２管理テーブルの更新
は次のようになっていた。

（１，）ブロック転送（必要と思われるデータを主記憶
装置からバッファメモリへ転送する動作）に際しての管
理テーブルの更新は、第１管理テーブルについては、主
記憶装置からバッファメモリへデータ転送が完了した時
点に行ない、第２管理テーブルについては、主記憶装置
に対して読み出し要求を送出した時に、更新要求を行な
う。このように第１管理テーブルと第２管理テーブルの
更新動作は独立に動作する。

（２）他処理装置による主記憶装置への書込み動作によ
る管理テーブルの更新は、主記憶装置に対して書込み要
求を送出した時に第２管理テーブルを更新（当該エント
リを無効にする）シ、その後、第１管理テーブルを更新
する。

（３）　（１）と（２）の更新での競合においては、第
１管理テーブルの更新については、主記憶装置への処理
順序とは無関係に更新し、第２管理テーブルについては
、主記憶装置へのアクセス類に更新する。

この従来技術の問題点は次の通りである。例えば、他装
置との交信を行なう主記憶装置への要求で他処理装置が
Ｘ番地、Ｙ番地の順に書込み要求を実行し、自処理装置
が、他処理装置からのＹ番地の更新を確認してからＸ番
地のデータを読み出すプログラムの場合（当然のことな
がらＹ番地が更新されていれば、Ｘ番地は更新されてい
ることを期待しているプログラム）、他処理装置はＸ、
Ｙ番地の順に書込み動作を実行し、自処理装置はＹ、Ｘ
番地の順に読み出し動作を実行する。自処理装置から送
出されたＹ番地の読み出し要求に対して、第１管理テー
ブル」二でバッファメモリに登録されているかを調べて
、登録されていればバッファメモリからデータを読み出
す。１７録されていなければ、主記憶装置からバッファ
メモリへのデータ転送（これがブロック転送である）を
行なう。

この時、他処理装置からの主記憶装置へのＹ番地への座
込みが完了していれば、ブロック転送終了後、自処理装
置からの後続のＸ番地の内容の読み出し要求が発生する
。この状態の時、他処理装置からのＸ番地への書込み動
作による第２管理テーブルおよび第１管理テーブルの更
新の完了にかかわらず、自処理装置からのＸ番地の読み
出し要求に対して、第１管理テーブルとでバッファメモ
リに登録されているかを調べる。この時、他処理装置か
らの主記憶装置へのＸ番地書込み動作による第２管理テ
ーブルの無効動作が行なわれていない状態のときは、第
１管理テーブル上に登録されているので、自処理装置は
バッファメモリからデータを読み出す。この読み出した
データは、古い状態であり、自処理装置は誤まったデー
タを読み出すことになる。

このデータ化けの防止を保証するために、従来は、Ｙ番
地の読み出しとＸ番地の読み出しとの間にシリアライズ
命令を挿入し、他処理装置からのＸ番地への書込み要求
で生じるバッファメモリへの無効動作完了を見る方法（
プログラムの制限）、あるいは他処理装置からの主記憶
装置への書込みによる第２管理テーブル、第１管理テー
ブルへの無効動作が発生した時（第２管理テーブルを刺
入で登録状態を検知した時）に、自処理装置からのバッ
ファメモリへの参照を抑止する方法などを実施していた
。しかし、前者の方法は、プログラム作成者に多大な迷
惑をかけるとともに、シリアライズ命令を挿入すること
は性能低下の要因になり、後者の方法は、無条件にバッ
ファメモリへの参照動作が抑止されるため、やはり性能
低下の要因になっていた。

〔発明の目的〕

本発明の目的は、バッファ記憶方式をとっており、バッ
ファメモリに取り込まれている主記憶装置の写しのアド
レスを登録しておく管理テーブルとして、自処理装置で
使用する第１管理テーブルと、第１管理テーブルとは独
立に他処理装置からのストア・アドレス・チェック用の
第２管理テーブルを有している情報処理装置において、
他処理装置の主記憶装置への書込み動作によるバッファ
メモリと主記憶装置の一時的なデータの不一致による誤
動作を防ぐ制御を簡易化し、処理装置の性能の低下を防
ぐことにある。

〔発明の概要〕

前述のように他処理装置からのストア・アドレス・チェ
ックでの第１管理テーブルと第２管理テーブルの無効動
作が、自処理装置での読み出し要求より遅れるというこ
とが発生ずる状態の時にバッファメモリより誤まったデ
ータを読む。本発明はこの状態を回避するため、第１管
理テーブルと第２管理テーブルの更新および自処理装置
の読み出し要求の抑止条件を次のように行なう。

（１）第１管理テーブルと第２管理テーブルの参照動作
は従来どおり独立に実行する。

（２）第１管理テーブルと第２管理テーブルの更新動作
は同期して実行する。すなわち、主記憶装置への処理の
順に更新を実行する。

（３）ブロック転送の終了は、データ転送の終了と第１
管理テーブルへの更新動作の両方の終了が成立したとき
に実行する。

〔発明の実施例〕

以下、本発明の一実施例を図面を参照して詳細に説明す
る。

第１図は本発明の一実施例を示す全体ブロック図である
。図において、命令制御部（図示せず）は線６によって
第１管理テーブル制御部ｌにメモリアクセスを要求する
。第１管理テーブル制御部１には第１管理テーブル（Ｂ
ＡＡ）１５があり、線６によってメモリアクセス要求が
与えられると、第１管理テーブル制御部ｌは、ＢＡＡ１
５によりパップアメモリ（ＢＳ）２に必要なデータが存
在するか否かチェックし、もし必要なデータが存在して
いれば（これをＩｎ　ＢＳと呼ぶ）、線７によってＢＳ
２にデータの読出し要求を出し、ＢＳ２は読み出したデ
ータを線１７によって命命制御部へ受け渡す。もし必要
なデータが存在していなければ（これをＮｏｌ１．ｉｎ
　Ｂ　Ｓと呼ぶ）、第１管理テーブル制御部ｌは、線８
によって主記憶制御部（ＳＣＵ）３に対して主記憶装置
（ＭＳ）４によるデータの読出しを要求する。以後、こ
れに関する動作をブロック転送と呼ぶことにする。線８
によって与えられたブロック転送要求は、５ＣＵ３にお
いて線９により他処理装置（入出力処理装置も含む）か
ら与えられるＭＳ要求とプライオリティがとられ線８の
プライオリティが高ければ、線ｌＯによってＭＳ４にブ
ロック転送要求を出す。

これを受けてＭＳ４は線１８によってＢＳ２へデータを
ブロック転送する。ＢＳ２は線１８のブロックデータを
書き込み、それと並行して線１７によって命令制御部に
目的のデータを渡す。

５ＣＵ３より第１管理テーブル制御部１へ出ている線１
３は、ＭＳ４よりＢＳ２へのブロックデータ転送を示す
アドバンス信号線である。また、ｓ　ｃ　Ｕ、　３より
出ている線１１は第２管理テーブル制御部５に対しての
登録指示信号線であり、このａｌｌによる登録指示によ
って第２管理テーブル制御部５は第２管理テーブル（Ｆ
ＡＡ）１６の内容を書き替える。ＦＡＡ、１６の更新が
終了すると、第２管理テニブル制御部５は線１４を通し
て第１管理テーブル制御部１へ登録指示（リプレース要
求）を出す。第１管理テーブル制御部１は、線１３によ
るブロック転送の終了と線１４による登録指示の条件が
成立した時、Ｂ　Ａ’Ａ　１５の内容を更新する。

一方、他処理装置がら線９によって与えられるＭＳ要求
が５ＣＵ３で選択されると、同様に、５ＣＵ３は線１０
によってＭＳ４に対して読出しあるいは書込み要求を出
す。こへで、読出し要求の場合は、ＭＳ４より読み出さ
れたデータは線１９によって他処理装置へ転送される。

書込み要求の場合は、線１９によって与えられるデータ
をＭＳ４へ書き込むと同時に、５ＣＬＪ３は第２管理テ
ーブル制御部５に対してストア・アドレス・チェック用
の要求を線１２によって与える。このストア・アドレス
・チェック要求を受けて、第２管理テーブル制御部５は
ＦＡＡ１６に該当アドレスが存在しているか否かチェッ
クし、もし存在していればＦＡＡ１６の該当エリアを無
効にしくこの動作をキャンセル動作と呼ぶ）、同時に第
１管理テーブル制御部１に対しても線】４によってＢＡ
Ａ１５を無効にする要求（キャンセル要求）を出す。

第１管理テーブル制御部１では、線１４による無効化要
求を受けてＢａＡｌ４の該当エリアを無効にする。

以上がＢａＡｌ４およびＦＡＡｌ　６の本発明の更新動
作の概要である。

第２図に本発明による第１管理テーブル制御部１内の更
新制御論理の一実施例を示す。第２図において、命令制
御部からのメモリアクセス要求は線６によって与えられ
、これがＡＮＤ回路２１を通ってプライオリティ回路２
２で受付けられると、線３９によりＢａＡｌ４に対して
参照指示が与えられる。その結果、ＮｏｔｉｎＢＳなら
ば、ＡＮＤ回路２３のＡＮＤ条件が成立して、線８によ
り５ＣＵ３に対してブロック転送要求が出される。同時
にブロック転送要求フリップフロップ２６がセットされ
て、後続のメモリアクセス要求の受付けが禁止される。

ブロック転送要求に対して、５ＣＵ３より線１３を通し
てブロック転送アドバンス信号が返ってくると、カウン
タ２４によってアドバンスがカウントされる。即ち、ブ
ロック転送は何回かに分けて行われ、その都度、アドバ
ンス信号が出される。二５では、ブロック転送は４回に
分けて行われるとし、４個のアドバンス信号が返ってく
ると、カウンタ２４の出力でブロック転送終了フリップ
プロップ２５がセットされる。

一方、ブロック転送動作と並行して、５ＣＵ３は第２管
理テーブル制御部５に対して登録指示を出しており、Ｆ
ＡＡｌ６の更新が終了すると、第２管理テーブル制御部
５から線１４を通して登録指示（リプレース要求）が送
られてくる。キャンセル／リプレース要求の識別は線３
４によって与えられる。リプレース要求によってブリッ
プフロップ２９がセットされ、該リプレース要求のとき
フリップフロップ３５もセット状態をとる。フリップフ
ロップ２９の出力が線３０によってプライオリティ回路
２２を通り、ＡＮＤ回路３１．３２経由で線３７によっ
てＢａＡｌ４に対して登録指示（リプレース）が出され
る。同時に、ＡＮＤ回路３１の出力はラッチ回路３６を
通ってフリップフロップ２９に与えられ、該ブリッププ
ロップ２９はリセットされる。また、ＢａＡｌ４に対し
て登録指示が出されるとフリップフロップ２８がセット
される。その結果、ＡＮＤ回路２７によってブロック転
送要求フリップフロップ２６がリセットされ、ＡＮＤ回
路２１による後続のメモリアクセス要求の受付けが可能
になる。さらにラッチ回路４０を通し、所定時間後、フ
リッププロップ２５．２８もリセットされる。

なお、従来は５ＣＵ３対してブロック転送要求を送出し
た時にフリッププロップ２６がセットされ、ブロック転
送終了はカウンタ２４によって与えらＪし、ブロック転
送が終了するとフリップフロップ２６がリセットされて
後続のメモリアクセス要求の受付けを可能とし、同時に
ＢａＡｌ４に対して登録指示を送出しており、該ＢＡＡ
１５とＦＡＡｌ６の更新動作は非同期に行われていたの
である。

次に、他処理装置からの書込み要求の場合のストア・ア
ドレス・チェックでのＢａＡｌ４のキャンセル要求は、
第２管理テーブル制御部５から同様に線１４を通して送
られてくる。このキャンセル要求によってフリップフロ
ップ２９がセットされる。　キャンセル／リプレース要
求の識別は線３４によって与えられ、キャンセル要求で
あれば、フリップフロップ３５はリセット状態をとる。

フリッププロップ２９の出力が線３０によってプライオ
リティ回路２２を通り、　ＡＮＤ回路３１．３３経出で
線３８によツてＢａＡｌ４に対してキャンセル指示が出
される。　同時に、　ＡＮＤ回路３１の出力はラッチ回
路３６を通ってフリッププロップ２９に与えられ、該フ
リッププロップ２９はリセットされる。

第３図は本発明による第２管理テーブル制御部５内の更
新制御論理の一実施例である。第３図において、自処理
装置のブロック転送によるＦＡＡｌ６への登録指示は線
ｌｌにより、また、他処理装置のＭＳ４への書替えによ
るストア・アドレス・チェック要求は線１２によりそれ
ぞれ与えられ、リクエストスタック５０にスタックされ
る。リクエストスタック５０の内容はファーストイン・
ファーストアウト形式に読み出され、そ九がプロッり転
送要求による登録指示であれば、線５６によりＦＡＡ１
６に対して登録指示（リプレース）を送出すると同時に
、登録要求がラッチ回路５８、ＯＲ回路５９を通ってキ
ャンセル／リプレース・スタック５３にセットされ、当
該登録要求（リプレース要求）が線１４により第１管理
テーブル制御部ｌへ送られる。なお、従来は線５６によ
ってＦＡＡ］６に登録指示を与えると処理終了としてい
た。

次に、リフニス１へスタック５０からの出力がストア・
アドレス・チェック用の要求であれば、線５４によって
ＦＡＡ　１６に参照指示が与えられ、ＦＡＡ１６に該当
アドレスが存在しているか否かチェックが行われる。そ
して、もし存在していると線５７によって１ｎＦＡＡが
Ｉｊ、えられ、キャンセル要求がラッチ５１、ＡＮＤ回
路５２、ＯＲ回路５９を通ってキャンセル／リプレース
・スタック５３にセットされ、ｌｌＡｌ４によって第１
管理テーブル制御部ｌへ送られる。同時に、このキャン
セル要求はリクエストスタック５０に与えられ。

線５５によってＦＡＡ　１６にキャンセル指示が出され
る。

以上の様に、第２図および第３図の構成とすることによ
り、ＢＡＡ１５とＦＡＡ　１６のリプレース動作と、キ
ャンセル動作は同期して行われ、自処理装置からの１３
ＡＡ参照動作は、ＦＡＡ１６からの同一アドレスでのキ
ャンセル動作を追い抜くことがなくなりデータ化は等の
誤動作を防止できる。

第４図は、従来方式によるＢＡＡとＦＡＡの参照、更新
のタイムチャートである。即ち、第４図においては、自
処理装置からの読出し要求ＦＸが、他処理装置からのＭ
Ｓへの書込み要求によるＢＡＡ、ＦＡＡへの当該エント
リーの無効動作がＳＴＸを追いこしている状態を示して
いる。この時、ＦＸにより読み出される読出しデータは
古いデータであり、誤動作に結びつく。

第５図は本発明方式によるＢＡＡとＦＡＡの参照、更新
のタイムチャートである。第５図においては、自処理装
置からの読出し要求ＦＸは、先行する読出し要求ＦＹの
リプレース動作の完了まで待たされ、他処理装置からの
書込み要求ＳＴＸにともなうＢＡＡへの当該エントリの
無効動作の後にＢＡＡの参照動作が開始される。したが
って、１３　Ａへの参照後Ｎｏし１ｎＢＳになるため、
主記憶装［（ＭＳ）よりＳＴＸにより書き替えられた新
らしいデータを読み出し、処理が実行される。これによ
り、第４図のようなデータ化は等が防止される。

〔発明の効果〕

以上の説明から明らかな如く１本発明によれば、第１管
理テーブル（ＢＡＡ）と第２管理テーブル（ＦＡＡ）の
更新は同期して行われ、さらに、後続の自処理装置から
のメモリアクセスは、先行するメモリアクセスでのＢＡ
Ａの登録動作が完了するまてＢＡＡの参照動作は抑止さ
れるため、他処理装置からのメモリアクセスでの書替え
等により、バッファメモリと主記憶装置（ＭＳ）との一
時的なデータネ一致によりデータ化けする誤動作を防止
できる。

１４、図面の簡単な説明 第１図は本発明の一実施例を示す全体ブロック図、第２
図は第１図における第１管理テーブル制御部内の更新制
御論理の詳細図、第３図は第１図における第２管理テー
ブル制御部内の更新制御論理の詳細図、第４図は従来方
式による第１及び第２管理テーブルの参照、更新動作の
タイミング図、第５図は本発明方式による第１及び第２
管理テーブルの参照、更新動作のタイミング図である。

■・・第１管理テーブル制御部、２・・バッファメモリ
、　３・・・主記憶制御部、　４・・・主記憶装置、　
５・・・第２管理テーブル制御部、１５・・・第１管理
テーブル、１６・第２管理テーブル。

代理人弁理士　鈴　木　誠１．゛・）

Claims (1)

1. 【特許請求の範囲】 （］ン主記憶装置の写しを格納するバッファメモリを有
   し、且つ、該バッファメモリに取り込まれている主記憶
   装置の写しのアドレスを登録しておく管理テーブルとし
   て、自処理装置で使用する第１管理テーブルと、該第１
   管理テーブルとは独立に他処理装置からのストア・アド
   レス・チェック用の第２管理テーブルとを有している情
   報処理装置において、前記第１管理テーブルと第２管理
   テーブルの更新を同期して実行する制御手段を設け。 他処理装置と自処理装置間のリクエストの順序を保証す
   ることを特徴とするバッファ記憶制御方式。