JPS6092628A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPS6092628A
JPS6092628A JP59198405A JP19840584A JPS6092628A JP S6092628 A JPS6092628 A JP S6092628A JP 59198405 A JP59198405 A JP 59198405A JP 19840584 A JP19840584 A JP 19840584A JP S6092628 A JPS6092628 A JP S6092628A
Authority
JP
Japan
Prior art keywords
layer
aluminum
copper
alloy
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59198405A
Other languages
English (en)
Inventor
リヒアルト、ラウターバツハ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS6092628A publication Critical patent/JPS6092628A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Products (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、少くとも一つの集積回路を含む半導体デバ
イスの製造方法に関する。この発明の基礎となる製造は
金属基板の表面にプラズマ噴射によって薄いセラミック
絶縁層を設け、その上にはんだ付は可能の層を設けて集
積回路をこの層にはんだ付けするものである。
〔従来の技術〕
少くとも一つの半導体素子を含む半導体デバイスを製作
するためのこの種の製法は欧州特許第００１５０３３号
明細書に記載され公知である。この公知方法ではアルミ
ニウムの基板の表面にまずブラズム噴射により薄いセラ
ミック絶縁層ヲ形成させ、続いてこの絶縁層の上に導体
路構造をシルクスクリーＸングによって作り、これに全
体で３個の半導体素子をはんだ付けする。これらの半導
体素子の表面に設けられた接続部は、接続導線によって
同じく絶縁層上に設けられたセラミック基板の対応する
接続部と全体で３個の外に向ってはみ出した接続片とに
結ばれる。このように作られた構造全体を合成樹脂に埋
め込み、接続片だけが外につき出しているようにすると
半導体デバイスが完成する。
上記の欧州特許明細書に記載された方法では金属基板上
に作られる絶縁属の厚さは所望の耐電圧性だけを考慮し
て選定され、集積回路を絶縁保持するため金属基板」二
に置かれたセラミック板よりも遥に薄くなっている。こ
れによって集積回路内に発生する損失熱の金属基板への
良好な放出が確保される。しかしこの構造はプラズマ噴
射による絶縁層と金属基板との間の接着力が充分でなく
、短時間の動作で既に絶縁層が基板からはがされること
があるという欠点を持つ。絶縁層がはがれるとデバイス
全体が破壊されることになる。
〔発明の解決すべき問題点〕
この発明の目的は冒頭に挙げた方法を改良し、絶縁層と
金属基板の間の良好な接着が長時間保持されるようにす
ることである。
（問題点の解決手段〕 この目的は、特許請求の範囲第１項に特徴として挙げた
製造工程を採用することによって達成される。
〔作用効果〕
この発明は、金属基板と七ラミック絶縁層の熱膨張係数
に大きな差があると熱負荷を繰り返す際に絶縁層が剥離
することおよびプラズマ噴射によって基板と絶縁層の間
に接着中間層を設けることによりこの剥離が避けられる
との知見に基くものである。接着層材料としては熱膨張
係数が基板金属と絶縁層セラミックの熱膨張係数の間に
あるものが使用される。この場合接着層は熱膨張の差の
補償層として作用する。金属基板表面をサンドブラスト
して粗面とすることにより表面積を拡大すると同時にブ
ランク面とし、結晶格子構造を部分的に破壊して結合力
を高め、サンドブラスト直後にプラズマ噴射によって作
られる接着層の基板表面への接着を良好にする。同じく
プラズマ噴射によって接着層の表面に設けられたセラミ
ック絶縁層の接着性も特別の手段によることなく著しく
良好となる。従って全体的に見て中間接着層は金属基板
への絶縁層の永続する結合を確保し、集積回路中に発生
する損失熱の金属基板への放出を良好にする。
接着層材料としてはアルミニウム・ケイ素合金、銅、銅
・アルミニウム合金、銅・錫合金、銅・ガラス混合物、
ニッケル、ニッケル・アルミニウム合金、ニッケル・ア
ルミニウム・モリブデン合金、ニッケル・クロ゛ム合金
、モリブデンあるいはタングステンが有利である。
高い接着性と良好な熱放出の点で接着層の厚さは００５
簡と０．１ｍの間に選ぶと特に有利である。
この発明の特に有利な実施態様においては、接着層が少
くとも二つの順次に設けられる部分層から構成され、部
分層の材料は接着層内で熱ｉ張係数が基板金属の熱膨張
係数から絶縁層セラミックの熱膨張係数まで階段状に移
行するように選ばれる。このような熱膨張係数の階段状
変化により断続熱負荷に際して特に良好な接着性が達成
される。
接着層内の熱膨張係数の階段状の変化は、順次に設けら
れる部分層の材ｒトに加えられるセラミック材料の分量
を順次に増大させることによって容易に達成される。こ
の場合部分層１ｆ）ｆ　ＰＩとしてはアルミニウム、ア
ルミニウム・ケイ素合金、銅、銅・アルミニウム合金、
銅・錫合金、銅・ガラス混合物、ニッケル、ニッケル・
アルミニウム合金、ニッケル・アルミニウム・モリブデ
ン合金、ニッケル・クロム合金、モリブデン、タングス
テンあるいは亜鉛が有利であり、これに酸化アルミニウ
ム、酸化クロム、二酸化ジルコ品つムあるいはチタン酸
バリウムを種々の分量で加える。
金属基板と絶縁層に対する接着層の最良の結合は最初に
設けられる部分層に対して基板の金属を使用し、最後に
設けられる部分層に対して絶縁層のセラミックを使用し
、中間の部分層には金属と順次に増大する分量のセラミ
ックを使用することによって達成される。
２層又はそれ以、七の部分層から構成される接着層の場
合接着層の厚さを０．３ｆｉと０７能の間に選ぶと効果
的である。
〔実施例〕
図面を参照してこの発明の実施例を詳細に説明する。
第１図に金属基板２上に設けられた半導体素子１を含む
半導体デバイスの断面な示す。第２図１５至第５図から
分るように盤状の金属基板２の下部にはフランジ状の固
さ脚２０があり、その上部には図面に示されていない接
続片を収めるＵ字形の凹み２１が作られている。基板２
０表面２２には接着層３、絶縁層４およびはんだ（Ｊけ
可能層５が順次に重ねて設けられ、層５ははんだ層６を
介して半導体素子ｌの金属化底面に結合されている。
半導体素子をはんだイ」けしだ後図面１（示されていな
い接続線および接続片と共に電気絶縁性の防音樹脂て埋
め込む。鋳造後の外周は点破線で示されている。半導体
素子工に発生する損失熱！−ｔはんだ層、はんだ付可能
Ｊ？ｉＪ　５　、絶縁層づおよび接着層３を通して金属
基板に放出される。半導体素子１は電気絶縁されて金属
捕阪２にとりつけられ、その耐電圧性はセラミック絶縁
層４によって保持される。絶、縁組立により多数の半導
体デバイスを共；ｍの金属容器その他罠とりつけ、この
古詩を通して熱放出を行なうようにすることができる。
第１図に示した半導体デバイスの製作π際しては、まず
第２図に示すように金属枯板２の表面２２を砂流吹きっ
けにより清浄化すると同時に粗面とする。砂流によって
解放される結合力がまた作用している間に第３図に示す
ように接着層３をプラズマ噴射によって表面２２につけ
る。この接着層ぺけ熱で張係数が基板金属と絶縁層４の
セラミック材料の熱膨張係数の中間に位するものを使用
する。この接着層３の上に同じくプラズマ噴射によって
絶縁層４を設け、その厚さは所望の耐電圧値に対応して
定める。次いで第５図に示すように半導体素子１０面積
より僅かに小さい面積の矩形区域にプラズマ噴射又はガ
ス炎噴射によってはんだ付は可能層５を設ける。このは
んだ付は可能層５に半導体素子１が適当なはんだを使用
してとりつけられる。
第６図には第１図に均質層として示されている接着層３
がプラズマ噴射によって順次忙重ねて形成された部分層
３］、：（２，３３，３４，３５および３Ｇから構成さ
れているものを示す。これらの部分層に使用されている
材料は接着層３内において熱膨張係数の値が基板金属の
熱膨張係数値から絶縁層４のセラミック材料っ熱膨張係
数値まで階段状に移行するように選ばれる。このような
階段状の熱膨張係数変化により金属基板２と絶縁層４０
間の熱膨張係数の差異が変動する熱負荷に際しても充分
に補償される。
実施例１（第１図）： 銅基ｔ！ｉ、２の表面２２をまず砂流吹付けによって粗
面とし、同時に清浄化する。吹付けには粒径約０．７＋
ａ＋の炭化ケイ素粒を使用する。粗面となった表面２２
にＮｉ９５％、Ａ４５％のニッケル・アルミニウム合金
の接着層をプラズマ噴射によって厚さ約０．０８＋ｏ＋
ｔで形成させる。続いて同じくプラズマ噴射によって酸
化アルミニウムから成る厚さ約０．５＋ａ＋の絶縁層４
を設け、この層の矩形区域にプラズマ噴射により銅つ・
ら成り厚さ０．１．５　ｒ＋ＩＩＩ＋のはんだ付は可能
層５を設ける。最後にはんだＬ　Ｉ）　ｂ９８Ｓｎを使
用して半導体素子１の金属化底面をはんだ付は可能層５
にはんだ付けする。
実施例２（第６図）ニ アルミニウム基板２の表面２２をまず粒径約ｏ７■つ炭
化ケイ素の砂流吹き付けによって粗面とし、同時に清浄
化する。粗面となった表面２２にそれぞれ約０．０８＋
ａ厚さの部分層３１，３２，３３゜３４．３５および３
６を順次にプラズマ噴射によって重ね、全体で厚さ約α
５簡の成層接着層とする。第１部分層３１の材料にはア
ル１ニウム基板２との間に強い結合を作る純アルミニウ
ムを使用する。続く部分層３２，８３．８４および３５
にはアルミニウム・酸化アルミニウム混合物を使用し、
部分層３２はアルミニウム８０％、酸化アルミニウム２
０％とし、部分層３３はアルミニウム６０％、酸化アル
ミニウム４０％とし、部分層３４はアルミニウム４０％
、酸化アルミニウム６０％トシ、部分層３５はアルミニ
ウム２０％、酸化アルミニウム８０％とする。最後に設
けられる部分層３６には純急化アルミニウムを使用する
。
このように構成された接着層；（の上には同じくプラズ
マ噴射により厚さ約０．５　＋ｍの酸化アルミニウム絶
縁層４を設ける。この同物質選定により絶縁層４とその
下の部分層３６の間・′／Ｃ最良の結合が確保される。
続いて絶縁層４の矩形区域拠プラズマ噴射によって厚さ
約０．１５＋ｍｍのはんだ付は可能層としての銀層５を
設け、この層と半導体素子１をはんだＬＰｂ９８Ｓｎに
よってはんだ付けする。
【図面の簡単な説明】
第１図はこの発明の対象となる半導体デバイスの一例を
著しく簡単化して示し、第２図乃至第５図は第１図の半
導体デバイスの製置工程の種々の段階を示し、第６図は
６部分層から成る接着層の構成を示す。第１図において
１：半導体素子、２：金属基板、３：接着層、４：絶縁
層、５：はんだ付は可能層、６：はんだ層。 ＦＩＧＩ ＦＩＧ６ ＩＧ５

Claims (1)

  1. 【特許請求の範囲】 １）金属基板の表面にプラズマ噴射によりセラミック材
    料から成る薄い絶縁層を形成させ、その上にはんだ付は
    可能層を設け、集積回路をこのはんだ付は可能層にはん
    だ付けする方法において、サンドブラストによって粗面
    とした金属基板（２）の表面（２２）に絶縁層（４）を
    設ける前にプラズマ噴射によって接着層（３）がとりつ
    けられ、接着層（３）材料として熱膨張係数が基板全屈
    （２）と絶縁層（４）のセラミック祠ｉｆ′１の熱膨張
    係数の中間にある材料が使用されることを特徴とする少
    くとも一つの集積回路を含む半導体デバイスの製造方法
    。 ２）接着層材料としてアルミニウム・ケイ素合金、銅、
    銅・アルミニウム合金、銅・錫合金、銅・ガラス混合物
    、ニッケル、ニッケル・アルミニウム合金、ニッケル・
    アルミニウム・モリブデン合金、ニッケル・クロム合金
    、モリブデンあるいはタングステンが使用されることを
    特徴とする特許請求の範囲第１項記載の方法。 ３）接着層（３）が０．０５朔と０．１順の間の厚さに
    設けられることを特徴とする特許請求の範囲第１項又は
    第２項記載の方法。 ４）接着層（３）が少くとも二つの順次に設けられた部
    分層（３１〜３Ｇ）を組合せて構成されること、接着層
    （３）内で金属基板（２）の熱膨張係数からセラミック
    絶縁層←Ｄの熱膨張係数までの間で熱膨張係数が段階的
    に変化するように部分Ｊｖｌ（３Ｊ〜３Ｇ）の拐料が選
    定されることを特徴とする特許請求の範囲第１項記載の
    方法。 ５）接着層（３）内の熱膨張係数の段階的の変化が、順
    次に設けられる部分層（３２〜３５）の材料に段階的に
    増加する量のセラミック材料を混合することによること
    を特徴とする特許請求の範囲第４項記載の方法。 ６）部分層（８１〜３Ｇ）の材料としてアルミニウム１
    アルミニウム・ケイ素合金、銅、銅・アルミニウム合金
    、銅・錫合金、銅・ガラスａ合物、ニッケル、ニッケル
    ・アルミニウム合金、ニッケル・アルミニウム・モリブ
    デン合金、ニッケル・クロム合金、モリブデン、タング
    ステンあるいは亜鉛が使用され、順次に設けられる部分
    層に対して酸化アルミニウム、酸化クロム、二酸化ジル
    コニウム又はチタン酸バリウムが次第に増大する分量で
    加えられることを特徴とする特許請求の範囲第４項又は
    第５項記載の方法。 ７）最初に設けられる部分層（３１）には基板（２）金
    属が使用され、最後に設けられる部分層（３６）には絶
    縁層（４）のセラミック材料が使用され、それらの間に
    ある部分層（３２〜３５）にはセラミック材料の分量が
    次第に増大する金属とセラミックの混合材料が使用され
    ることを特徴とする特許請求の範囲第４項乃至第６項の
    一つに記載の方法。 ８）接着層（３）が０３論と０．７ｍｍの間の厚さに設
    けられることを特徴とする特許請求の範囲第４項乃至第
    ７項の一つに記載の方法。
JP59198405A 1983-09-28 1984-09-21 半導体デバイスの製造方法 Pending JPS6092628A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19833335184 DE3335184A1 (de) 1983-09-28 1983-09-28 Verfahren zum herstellen von halbleiterbausteinen
DE3335184.8 1983-09-28

Publications (1)

Publication Number Publication Date
JPS6092628A true JPS6092628A (ja) 1985-05-24

Family

ID=6210331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59198405A Pending JPS6092628A (ja) 1983-09-28 1984-09-21 半導体デバイスの製造方法

Country Status (3)

Country Link
EP (1) EP0139205A3 (ja)
JP (1) JPS6092628A (ja)
DE (1) DE3335184A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758831B2 (ja) * 1989-01-30 1995-06-21 ヘステビック，スベイン 電気的及び／または電子的構成要素配置用基板の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221531A3 (en) * 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
KR880002260A (ko) * 1986-07-09 1988-04-30 로버트 에스. 헐스 열적으로 향상된 대규모 집적회로 패키지 및 집적회로 다이의 장착방법
FR2617639B1 (fr) * 1987-07-02 1990-04-27 Merlin Gerin Procede de fabrication d'un circuit de puissance comportant un substrat a base d'alumine et circuit obtenu par ce procede
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
DE19544480A1 (de) * 1995-08-01 1997-02-06 Dieter Hanika Verfahren und Vorrichtung zur Herstellung von Leiterplatten
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
JP2001274556A (ja) 2000-03-23 2001-10-05 Nec Corp プリント配線板
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
DE10161101A1 (de) * 2001-12-12 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US8710523B2 (en) 2006-08-11 2014-04-29 E I Du Pont De Nemours And Company Device chip carriers, modules, and methods of forming thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617816A (en) * 1970-02-02 1971-11-02 Ibm Composite metallurgy stripe for semiconductor devices
DE2150695B2 (de) * 1971-10-12 1977-09-15 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen
FR2305025A1 (fr) * 1975-03-21 1976-10-15 Thomson Csf Element de liaison reliant un dispositif semi-conducteur a son support et dispositif comportant un tel element
US4025997A (en) * 1975-12-23 1977-05-31 International Telephone & Telegraph Corporation Ceramic mounting and heat sink device
DE2727319A1 (de) * 1977-06-16 1979-01-04 Nippon Electric Co Halbleiteranordnung mit einer hoeckerfoermigen anschlusselektrode
FR2435883A1 (fr) * 1978-06-29 1980-04-04 Materiel Telephonique Circuit integre hybride et son procede de fabrication
AT363147B (de) * 1978-12-13 1981-07-10 Wienerberger Baustoffind Ag Verfahren zur herstellung eines elektrischen schichtwiderstandes, insbesondere fuer leistungswiderstaende oder heizelemente
DE3106212A1 (de) * 1980-03-31 1982-02-25 Motorola, Inc., 60196 Schaumburg, Ill. "waermeableitkoerper fuer eine halbleiterzelle, insbesondere eine solarzelle"
NL8004139A (nl) * 1980-07-18 1982-02-16 Philips Nv Halfgeleiderinrichting.
JPS5731855U (ja) * 1980-07-28 1982-02-19
JPS5746662A (en) * 1980-09-04 1982-03-17 Toshiba Corp Semiconductor rectifier
EP0048768B1 (en) * 1980-09-29 1986-01-22 Kabushiki Kaisha Toshiba A semiconductor device with a semiconductor element soldered on a metal substrate
JPS5762539A (en) * 1980-10-01 1982-04-15 Hitachi Ltd Mounting method for semiconductor element
GB8302216D0 (en) * 1983-01-27 1983-03-02 United Kingdom Aromic Energy A Coating for electronic substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758831B2 (ja) * 1989-01-30 1995-06-21 ヘステビック，スベイン 電気的及び／または電子的構成要素配置用基板の製造方法

Also Published As

Publication number Publication date
DE3335184A1 (de) 1985-04-04
EP0139205A3 (de) 1985-09-11
EP0139205A2 (de) 1985-05-02

Similar Documents

Publication Publication Date Title
JP3171234B2 (ja) ヒートシンク付セラミック回路基板
JP3461829B2 (ja) 緩衝層を有する電力半導体素子
JPS6092628A (ja) 半導体デバイスの製造方法
JPH0614531B2 (ja) パワー用半導体モジユールの製造方法
JP2772157B2 (ja) 半導体装置の配線方法
JPH05347469A (ja) セラミックス回路基板
JPH08102570A (ja) セラミックス回路基板
JP2554210B2 (ja) 金属接合回路基板およびそれを用いた電子装置
JPS61121489A (ja) 基板製造用Ｃｕ配線シ−ト
JP3279844B2 (ja) 半導体装置及びその製造方法
JP3441194B2 (ja) 半導体装置及びその製造方法
JP4048914B2 (ja) 回路基板の製造方法および回路基板
US6500528B1 (en) Enhancements in sheet processing and lead formation
JPH0732632A (ja) 回路基板の接続端子積層構造およびその構造を用いたサ−マルヘッド
JP3808358B2 (ja) 配線基板
JPH04125955A (ja) 半導体装置及びその製造方法
JPS63261733A (ja) メタル基板
CN1285614A (zh) 印刷集成电路板的制备方法
JPS61245555A (ja) 半導体用端子接続構体
JPH0888138A (ja) セラミック電子部品
JPH06283621A (ja) 半導体装置実装用基板および半導体装置の実装構造
JP2001085807A (ja) 配線基板
JPH0738421B2 (ja) 半導体装置用パツケ−ジ
JPH07108825B2 (ja) 窒化アルミニウム基板のメタライズ構造及び窒化アルミニウム基板と金属板の接合構造
JPH0344064A (ja) 窒化アルミニュウム基板と金属板との接合構造