JPS609206A - バイアス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、バイアス回路に関し、特に２つ以上の入力信
号の内の１つを選択して増幅する回路に用いられ、入力
切換時のショックノイズを除去することを可能にしたバ
イアス回路に関する。

技術の背景 例えば、オートリバース機能を有するテープレコーダに
於ては、２つのヘッドからの信号の一方を選択して増幅
する必要がある。このような２つのヘッドの切換は比較
的信号レベルの低い回路段で行なわれるため、切換時に
ショックノイズを生ずることが多く適切な手段によって
このショックノイズを除去することか必要とされる。

従来技術と問題点 第１図は、従来形の入力選択増幅回路の構成を示す。同
図の回路はトランジスタＱ１＋Ｑ２１・・・・・・、Ｑ
ｌｌ、定電流回路Ｃ８１，Ｃ８ｚ、Ｃ８ｓ、抵抗１（，
１，Ｒ２、・・・・・・、１（１２゜コンデンサＣ１，
０２、Ｃ３、ダイオードＤ＋、Ｄ２．Ｄｓ、増幅器Ａ１
、切換スイッチＳＷ１　等によって構成される。トラン
ジスタＱ１１Ｑ２およびＱ４．Ｑ５は、それぞれエミッ
タが共通接続され差動回路を構成する。トランジスタＱ
１．Ｑ２およびＱａ、Ｑｓの共通エミッタはそれぞれト
ランジスタＱ３およびＱ６　を介して定電流回路ＣＥｈ
に接続されている。トランジスタＱ１　およびＱ５のコ
レクタは共通接続され負荷回路を構成する定電流回路Ｃ
８２を介して電源ＶｃｔＪ（接続される七共に、増幅器
Ａ１０入方端子に接続されている。トランジスタＱ１１
、ツェナーダイオードＤ３　および抵抗）い１．几１２
はバイアス電圧作成回路を構成し、該回路によって作成
されたバイアス電圧が抵抗Ｒ１およびＲ２を介してそれ
ぞれ各差動回路のトランジスタＱ１　およびＱ５のベー
スに印加されている。抵：［’Ｌ３１　Ｒ４オｘびコン
デンサＣ３は第１図の増幅回路のゲインおよび周波数特
性等を規定するフィードバック回路を構成する。なお、
抵抗Ｒ４はトランジスタＱ２およびＱ４のベースバイア
ス１に圧を印加する作用をも果たしている。トランジス
タｔ２７．　Ｑａ　、　Ｑ９　、　Ｑｌａ等は入力切換
のだめの切換信号を発生する回路を構成している。

第１図の回路において、切換スイッチＳＷ１　がオフの
場合には、定電流回路Ｃ８ｓからトランジスタＱ１ｏの
ベースに電流が供給され該トランジスタＱ１０がオンと
なる。したがって、トランジスタＱ７（７）ベース電圧
がトランジスタＱｓ　のベース４圧よ多も小さくな勺、
トランジスタＱ７　がオフ、トランジスタＱ８がオンと
なる。シ、りがって、トランジスタＱ７のコレクタ電圧
が高レベル、トランジスタＱｓ　のコレクタ電圧が低レ
ベルとなり、トランジスタＱｓがオン、トランジスタＱ
６　がオフとなる。これにより、トランジスタＱ１およ
びＱ２の共通エミッタが定電流回路Ｃ８１に接続され、
入力端子ＩＮ１からの信号がトランジスタＱ１　および
Ｑ２　Ｋよって構成される差動回路および増幅ＮＡ１に
よって増幅されて出力端子ＯＵＴから出力される。これ
に対して、切換スイッチ８ＶＶ＋がオンの時には、トラ
ンジスタＱ１０がオフとなり、トランジスタＱ７がオン
、トランジスタＱｓがオフとなる。

したがって、トランジスタＱ７　のコレクタ電圧が低レ
ベル、トランジスタＱ８のコレクタ電圧が高レベルとな
シ、トランジスタＱｓ−がオフ、トランジスタＱ６がオ
ン、二なる。しだがって、トランジスタＱ４およびＱ５
の共通エミッタが定電流回路Ｃ８１に接続され、入力端
子ｉＮ２から入力された信号がトランジスタＱ４および
Ｑｓ　ＶＣよって構成される差動回路および増幅器Ａ１
　によって増幅されて出力端子ＯＵＴから出力される。

このようにして、第１図の回路においては、切換スイッ
チ８Ｗ　１をオンまたはオフとすることにより２つの入
力端子ＩＮ１およびＩＮ２のうちいずれか一方に印加さ
れる信号を選択的に増幅することが可能になる。

ところが、第１図の回路においては、各入力トランジス
タＱｔおよびＱｓのベースバイアス電流ＩＢは、それぞ
れ高抵抗のバイアス抵抗Ｒ１およびＲ２を介して供給さ
れている。したがって、切換スイッチＳＷ＋によって入
力切換を行なう場合に各入力トランジスタＱ１およびＱ
５のベース電位がそれぞれＲＩＸＩＢおよびＲ２ＸＩＢ
だけ変動する。このため、第１図の従来形の回路におい
ては、入力切換時に各入力トランジスタＱ１　およびＱ
５のベースにパルス電圧が発生し、耳障シなショックノ
イズを発生するという不都合があった。

発明の目的 本発明の目的は、前述の従来形における問題点に鑑み、
複数の入力信号のうちの１つを選択増幅する入力選択増
幅回路のバイアス回路において、入力トランジスタのバ
イアス覗流をカレントミラー回路を用いて供給するとい
う構想に基づき、入力切換時にベース電位が変動するこ
とを防止し、耳障−りなショックノイズの発生を防止す
ることにある。

発明の構成 そしてこの目的は、本発明によれば、２組以上の入力差
動回路段、各入力差動回路段に共通の定電流回路、およ
び各入力差動回路段の共通エミッタ部と該定電流回路と
の間にそれぞれ接続されたスイッチングトランジスタを
具備し、いずれかの組のスイッチングトランジスタをオ
ンとして該組の入力差動回路段を動作させることにより
入力切換を行なり入力選択増幅回路のバイアス回路であ
って、該バイアス回路は各入力差動回路段ごとに対応ス
イッチングトランジスタのペース電流を供給する第１の
カレントミラー回路および該第１のカレントミラー回路
を流れる電流を基準とし、当該入力差動回路段のトラン
ジスタのベースバイアス電流を供給する第２のカレント
ミラー回路を具備することを特徴とするバイアス回路を
提供することによって達成される。

発明の実施例 以下、図面によシ本発明の詳細な説明する。

第２図は、本発明の１実施例に係わるバイアス回路を備
えた入力選択増幅回路の構成を示す。同図の回路＆ｉ、
第１図の回路に、さらに、入力トランジスタＱ１　およ
びＱｓのベースバイアス電流を供給するためのカレント
ミラー回路を付加したものである。すなわち、トランジ
スタＱ１２およびＱ１３で構成されるカレントミラー回
路とトランジスタＱ１４および（Ｊ＋ｓで構成されるカ
レントミラー回路とによシトランジスタＱ１　のベース
バイアス電流ＩＢ　を供給し、トランジスタＱ１６およ
びＱｌ７で構成されるカレントミラー回路とトランジス
タＱ１８およびＱｌ９によって構成されるカレントミラ
ー回路によってトランジスタＱ５のペース電流ＩＢ　を
供給している。そして、トランジスタＱ１１、ツェナー
ダイオードＤ３および抵抗Ｒ１１，几１２によって構成
されるバイアス電圧発生回路１．−ｉそれぞれ抵抗Ｒ１
およびＲ２を介して各トランジスタＱ１　およびＱｓに
ペースバイアス′を６圧のみを供給するものであり、各
バイアス抵抗Ｒ１お・よびＲ２には直流電流は流れない
。その他の部分ｉ（１：　第１図の回路と同じであり、
同一部分に１は同一参照符号が付されている。

第２図の回路においては、切換スイッチＳＷ＋がオフの
場合にはトランジスタＱ＋ｏがオン、トランジスタＱ７
がオフとなり、′電源ＶＣＣ２から抵抗Ｒ，６およびト
ランジスタＱ１４を介し、てトランジスタＱ３のベース
に電流が流れ込む。ま／ｊ　、’ｒｊｊｒ源ｖｃｃがら
トランジスタＱ＋５およびトランジスタＱ１５を介して
トランジスタＱ３のベースに゛電流が流れ込む。

これによりトランジスタＱ３が導通し、トランジスタＱ
１およびＱ２を含む差動回路が動作して入力端子ＩＮ＋
からの信号が該差動回路および増幅器Ａ１　によって増
幅され出力端子ＯＵＴから出力される。この時、トラン
ジスタＱｅはオンとなっておりそのコレクタ電圧は低レ
ベルであるから、トランジスタＱ１？、したがってトラ
ンジスタＱ１８がカットオフし、トランジスタＱ６がカ
ットオフ状態となっている。また、この場合トランジス
タＱ１ノヘース−ＫｆｆｉＩＢ　は電源Ｖｃｃからトラ
ンジスタＱ１２を介して供給されている。逆に、切換ス
イッチＳＷ１がオンの場合にはトランジスタＱ１ｏがカ
ットオフするためトランジスタＱ７　がオン、トランジ
スタＱ８がオフとなる。そのため、トランジスタＱ１８
およびＱ１９ヲ介してトランジスタＱ６にベース−流が
供給され、該トランジスタＱ６がオンとなる。これによ
り、トランジスタＱ４およびＱｓを含む差動回路が動作
し、入力・鳴子ＩＮ２からの信号が選択増幅されて出力
端子ＯＵＴから出力される。

ところで、第２図の回路においてＱｌないしＱ６のＥＪ
流増幅率をｈｙｍとすると切換スイッチＳＷ１をオフと
してトランジスタＱ１およびＱ２を含む差動回路が能動
状態となっている場合は、トランジスタＱ５のペース電
流ｄ、はぼ１０／　ｔＨｌｇとなる。ここで工０け定電
流回路Ｃ８＋にょって定められる電流であシ、定電流回
路Ｃ８２によって定められる電流１１　のほぼ２倍の値
に設定さＪしる。そして、トランジスタＱ１４およびＱ
１５がカレントミラー回路ヲ構成しているため、トラン
ジスタＱ１５のコレクタにはＩＯ／　２　ｈ？ｍの・ｆ
に流が流れ、この電流がトランジスタＱ１３にも流れる
。トランジスタＱ１２およびＱ１５もカレントミラー回
路を構成し２ているため、トランジスタＱ１２のコレク
タにも同じ′緘流ＩＯ／２　ｈｙｍが流れる。また、ト
ランジスタＱ１　のベース電流工、はＩＢ　＝工０／２
×（１／ｈｙｉ＋）＝Ｉｏ／２ｈｙｚとなシ、トランジ
スタＱ１２のコレクタ電流と等ｉ〜くなる。したがって
、トランジスタＱ１　のベースバイアス電流はすべてト
ランジスタＱ１２かう供給され、バイアス抵抗Ｒ１には
直流゛電流には流れない。

切換スイッチ８Ｗ１をオンとした場什Ｑζは、上述と同
様の動作がトランジスタＱ’　＋　Ｑ’　＋　Ｑ’およ
びトランジスタＱ１６ないしＣ１９について行なわれ、
トランジスタＱ５のベースバイアス電流はすべてトラン
ジスタＱ１７から供給され、バイアス抵抗Ｒ２には直流
゛電流は流れない。

すなわち、第２図の回路においては、切換スイッチＳＷ
１の状態如伺に係わらずバイアス抵抗几１およびＲ２に
゛電流が流れないため各トランジスタＱ１およびＣ５の
ペース電位が切換スイッチＳＷ１の切換前後で変動する
ことがなく、切換時にパルス電圧、したがってショック
ノイズが発生することはない。

なお、上述においては各カレントミラー回路の電流比は
１対１であるものとして説明を行なったが、各トランジ
スタＱ１＞よびＣ５のバイアス電流を供給できざえすれ
ば谷カレントミラーの電流比は他の値に設定することも
可能である。

発明の効果 以上述べたように、本発明によれば、従来形の回路にカ
レントミラー回路等を追加するのみでよく、簡単な回路
構成により入力切換時におけるパルス電圧の発生、した
がってショックノイズの発生を的確に防止するとどが可
能（ａ−なる。

【図面の簡単な説明】

第１図は従来形のバイアス回路を含む人力選択増幅回路
の構成を示す電気回路図、そして第２図は本発明の１実
施例に係わるバイアス回路を含む入力選択増幅回路の構
成を示す゛電気回路図である。 Ｑｌ　ＩＱ２　、・・・・・・；Ｃ１９：）ランジスタ
、Ｃ８１，Ｃ８２，Ｃ８３：定′電流回路、Ｄｌ、Ｄ２
　、Ｄｓ　：ダイメード、　Ａ１：増幅器、Ｃ１、Ｃ２
、Ｃ３：コンデンサ、 Ｒ１，Ｒ２，・・・・・・、Ｒ：抵抗、８Ｗ１　：切換
スイッチ、 Ｖｃｃ　、　ＶＣＣ２：電源。

Claims (1)

【特許請求の範囲】
1. 複数組の入力差動回路段、各入力差動回路段に共通の定
   ’Ｉ４を流回路、および各入力差動回路段の共通エミッ
   タ部と該定電流回路との間にそれぞれ接続されたスイッ
   チングトランジスタを具備し、パいずれかの組のスイッ
   チングトランジスタをオンとして該組の入力差動回路段
   を吻作させることによ多入力切換を行なう入力選択増幅
   回路の２＜イアス回路であって、該バイアス回路は各入
   力差動回路段ごとに対応スイッチングトランジスタのベ
   ース電流を供給する第１のカレントミラー回路および該
   第１のカレントミラー回路を流れる・電流を基準とし、
   当該入力差両回踏段のトランジスタのベースバイアス電
   流を供給する第２のカレントミラー回路を具備すること
   を特徴とするノくイアス回路。