JPH0440884B2 - - Google Patents
Info
- Publication number
- JPH0440884B2 JPH0440884B2 JP58047359A JP4735983A JPH0440884B2 JP H0440884 B2 JPH0440884 B2 JP H0440884B2 JP 58047359 A JP58047359 A JP 58047359A JP 4735983 A JP4735983 A JP 4735983A JP H0440884 B2 JPH0440884 B2 JP H0440884B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- resistor
- differential
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000001052 transient effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
この発明は増幅回路に係り、特に電源スイツチ
の投入に伴う過渡音の発生を防止した増幅回路に
関する。
の投入に伴う過渡音の発生を防止した増幅回路に
関する。
従来、テープレコーダ等の再生信号用の増幅回
路には差動増幅器が設置され、その動作電流は定
電流源から与えられるように成つている。
路には差動増幅器が設置され、その動作電流は定
電流源から与えられるように成つている。
このような増幅回路において、定電流源は電源
スイツチを閉じることに応動して定電流を発生す
るカレントミラー回路で構成されるが、電源スイ
ツチの投入時における過渡状態では、増幅器に一
定のバイアスが設定された後、その定電流源が動
作状態となるため、この時点で出力直流レベルが
急激に変化し、これが過渡音例えばポツプ音を発
生する原因になる。
スイツチを閉じることに応動して定電流を発生す
るカレントミラー回路で構成されるが、電源スイ
ツチの投入時における過渡状態では、増幅器に一
定のバイアスが設定された後、その定電流源が動
作状態となるため、この時点で出力直流レベルが
急激に変化し、これが過渡音例えばポツプ音を発
生する原因になる。
また、電源スイツチを開く場合の過渡状態で
は、差動増幅器に一定のバイアスが設定されてい
る状態において、定電流源が停止状態に移行する
ため、この移行時点で出力直流レベルが急激に変
化し、これが過渡音発生の原因に成る。
は、差動増幅器に一定のバイアスが設定されてい
る状態において、定電流源が停止状態に移行する
ため、この移行時点で出力直流レベルが急激に変
化し、これが過渡音発生の原因に成る。
そこで、この発明は、電源スイツチの開閉に伴
う過渡音の発生を防止した増幅回路の提供を目的
とする。
う過渡音の発生を防止した増幅回路の提供を目的
とする。
即ち、この発明の増幅回路は、エミツタが共通
に接続されるとともにコレクタ側に第１のカレン
トミラー回路３６から成る能動負荷が接続された
一対の第１のトランジスタ９，１０，１１，１
２，１４，１６から成り、その一方のトランジス
タのベースに増幅すべき入力信号、他方のトラン
ジスタのベースにバイアス電圧が加えられる差動
回路（差動増幅器６，７，８）と、スイツチ（電
源スイツチ３４）を介して電源（駆動電源３２）
に接続され、前記スイツチの投入により充電され
る第１のコンデンサ７１と、この第１のコンデン
サに並列に第１の抵抗と第２の抵抗（抵抗６６，
６８）とから成る直列回路を接続し、前記第１の
抵抗を通して充電される第２のコンデンサ７０を
接続して成る時定数回路６４と、この時定数回路
の前記第１及び第２の抵抗の直列回路に直列に接
続されたダイオード５８とともに前記差動回路を
成す前記第１のトランジスタのエミツタ側に接続
された第２のトランジスタ６０を備えることによ
り、前記時定数回路の時定数を以て前記差動回路
に対する前記バイアス電圧より遅れて立ち上がつ
て前記差動回路に動作電流を流す第２のカレント
ミラー回路５６と、この第２のカレントミラー回
路の前記第２のトランジスタに並列に接続されて
側路を成し、前記差動回路から前記第のカレント
ミラー回路側に流れる電流を接地側に流す第３の
抵抗６２と、前記第１のトランジスタのコレクタ
側にベースが接続されて前記差動回路の出力を取
り出す第３のトランジスタ７２と、第３のコンデ
ンサ８４を含んで構成されて、前記第２のトラン
ジスタで取り出された出力を前記差動回路の入力
側に帰還させる帰還回路７８とを備えて成ること
を特徴とする。
に接続されるとともにコレクタ側に第１のカレン
トミラー回路３６から成る能動負荷が接続された
一対の第１のトランジスタ９，１０，１１，１
２，１４，１６から成り、その一方のトランジス
タのベースに増幅すべき入力信号、他方のトラン
ジスタのベースにバイアス電圧が加えられる差動
回路（差動増幅器６，７，８）と、スイツチ（電
源スイツチ３４）を介して電源（駆動電源３２）
に接続され、前記スイツチの投入により充電され
る第１のコンデンサ７１と、この第１のコンデン
サに並列に第１の抵抗と第２の抵抗（抵抗６６，
６８）とから成る直列回路を接続し、前記第１の
抵抗を通して充電される第２のコンデンサ７０を
接続して成る時定数回路６４と、この時定数回路
の前記第１及び第２の抵抗の直列回路に直列に接
続されたダイオード５８とともに前記差動回路を
成す前記第１のトランジスタのエミツタ側に接続
された第２のトランジスタ６０を備えることによ
り、前記時定数回路の時定数を以て前記差動回路
に対する前記バイアス電圧より遅れて立ち上がつ
て前記差動回路に動作電流を流す第２のカレント
ミラー回路５６と、この第２のカレントミラー回
路の前記第２のトランジスタに並列に接続されて
側路を成し、前記差動回路から前記第のカレント
ミラー回路側に流れる電流を接地側に流す第３の
抵抗６２と、前記第１のトランジスタのコレクタ
側にベースが接続されて前記差動回路の出力を取
り出す第３のトランジスタ７２と、第３のコンデ
ンサ８４を含んで構成されて、前記第２のトラン
ジスタで取り出された出力を前記差動回路の入力
側に帰還させる帰還回路７８とを備えて成ること
を特徴とする。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第１図はこの発明の増幅回路の実施例を示して
いる。この実施例の増幅回路はオートリバース用
テープレコーダ等の前置増幅器として構成され、
信号源２，４は再生用磁気ヘツド等で構成され
る。この増幅回路には信号源２，４からの入力信
号を個別に増幅するために差動増幅器６，８が設
置され、差動増幅器６はエミツタを共通にした一
対の第１のトランジスタ１０，１２の差動回路で
構成され、一方の差動増幅器８は同様にエミツタ
を共通にした一対の第１のトランジスタ１４，１
６の差動回路で構成されている。トランジスタ１
２，１４のベースは共通の帰還点とされ、また、
トランジスタ１０，１６のベースにはコンデンサ
１８，２０を介して信号入力端子２２，２４が個
別に形成されているとともに、抵抗２６，２８を
介して共通のバイアス入力端子３０が形成されて
いる。このバイアス入力端子３０には一定のバイ
アス電圧VB1が印加され、信号入力端子２２，２
４には個別に前記信号源２，４が接続されてい
る。
いる。この実施例の増幅回路はオートリバース用
テープレコーダ等の前置増幅器として構成され、
信号源２，４は再生用磁気ヘツド等で構成され
る。この増幅回路には信号源２，４からの入力信
号を個別に増幅するために差動増幅器６，８が設
置され、差動増幅器６はエミツタを共通にした一
対の第１のトランジスタ１０，１２の差動回路で
構成され、一方の差動増幅器８は同様にエミツタ
を共通にした一対の第１のトランジスタ１４，１
６の差動回路で構成されている。トランジスタ１
２，１４のベースは共通の帰還点とされ、また、
トランジスタ１０，１６のベースにはコンデンサ
１８，２０を介して信号入力端子２２，２４が個
別に形成されているとともに、抵抗２６，２８を
介して共通のバイアス入力端子３０が形成されて
いる。このバイアス入力端子３０には一定のバイ
アス電圧VB1が印加され、信号入力端子２２，２
４には個別に前記信号源２，４が接続されてい
る。
また、トランジスタ１０，１６の共通に接続さ
れたコレクタ、並びにトランジスタ１２，１４の
共通に接続されたコレクタと、駆動電源３２の正
側端子との間には、各差動増幅器６，８に対する
能動負荷を成す第１のカレントミラー回路３６が
設置されている。このカレントミラー回路３６は
ダイオード３８及びトランジスタ４０で構成され
ている。
れたコレクタ、並びにトランジスタ１２，１４の
共通に接続されたコレクタと、駆動電源３２の正
側端子との間には、各差動増幅器６，８に対する
能動負荷を成す第１のカレントミラー回路３６が
設置されている。このカレントミラー回路３６は
ダイオード３８及びトランジスタ４０で構成され
ている。
差動増幅器６，８には再生方向に対応してその
再生信号を選択的に増幅する等のため、その動作
を制御信号に応じて選択的又は連続的に切換える
動作切換回路４２が接続され、この動作切換回路
４２は一対のトランジスタ４４，４６のエミツタ
間に抵抗４８，５０を介して接続した差動増幅器
で構成されている。トランジスタ４４のベースに
はバイアス入力端子５２が形成され、一定のバイ
アス電圧VB2が設定され、他方のトランジスタ４
６のベースには制御入力端子５４が形成され、制
御電圧Vcが印加される。制御電圧Vcが高い場合
には、トランジスタ４６から動作電流が差動増幅
器８に与えられ、差動増幅器８が選択される。ま
た、制御電圧Vcが低い場合にはトランジスタ４
４を介して動作電流が差動増幅器６に流れ、差動
増幅器６が選択される。このような選択動作は制
御入力端子５４に与える制御電圧Vcの変化を緩
やかに行うことにより除々に差動増幅器６，８間
の切換えを行うことができる。
再生信号を選択的に増幅する等のため、その動作
を制御信号に応じて選択的又は連続的に切換える
動作切換回路４２が接続され、この動作切換回路
４２は一対のトランジスタ４４，４６のエミツタ
間に抵抗４８，５０を介して接続した差動増幅器
で構成されている。トランジスタ４４のベースに
はバイアス入力端子５２が形成され、一定のバイ
アス電圧VB2が設定され、他方のトランジスタ４
６のベースには制御入力端子５４が形成され、制
御電圧Vcが印加される。制御電圧Vcが高い場合
には、トランジスタ４６から動作電流が差動増幅
器８に与えられ、差動増幅器８が選択される。ま
た、制御電圧Vcが低い場合にはトランジスタ４
４を介して動作電流が差動増幅器６に流れ、差動
増幅器６が選択される。このような選択動作は制
御入力端子５４に与える制御電圧Vcの変化を緩
やかに行うことにより除々に差動増幅器６，８間
の切換えを行うことができる。
この動作切換回路４２の抵抗４８，５０の中点
と基準電位点との間には、差動増幅器６，８の動
作電流を引くための定電流源を成す第２のカレン
トミラー回路５６が設置されている。このカレン
トミラー回路５６はダイオード５８及び第２のト
ランジスタ６０で構成され、トランジスタ６０の
コレクタ・エミツタ間には第３の抵抗６２が接続
されている。即ち、抵抗６２は定電流源を成すト
ランジスタ６０に対して並列に接続され、動作開
始時電流を流すバイアス回路を構成している。
と基準電位点との間には、差動増幅器６，８の動
作電流を引くための定電流源を成す第２のカレン
トミラー回路５６が設置されている。このカレン
トミラー回路５６はダイオード５８及び第２のト
ランジスタ６０で構成され、トランジスタ６０の
コレクタ・エミツタ間には第３の抵抗６２が接続
されている。即ち、抵抗６２は定電流源を成すト
ランジスタ６０に対して並列に接続され、動作開
始時電流を流すバイアス回路を構成している。
また、カレントミラー回路５６のダイオード５
８と電源３２との間には、電源スイツチ３４を介
して時定数回路６４が接続されており、この時定
数回路６４は、スイツチ３４の投入時、カレント
ミラー回路５６の動作を一定時間だけ遅延させる
とともに、電源３２の電圧変動による影響を回避
してリツプルリジエクシヨンを良好にするための
ものである。即ち、電源ラインとダイオード５８
のアノードとの間には、第１及び第２の抵抗６
６，６８が接続され、抵抗６６，６８の中点と基
準電位点との間には、第２のコンデンサ７０が接
続されている。また、電源３２には、電源スイツ
チ３４を介してリツプルを吸収するための第１の
コンデンサ７１が並列に接続されている。
８と電源３２との間には、電源スイツチ３４を介
して時定数回路６４が接続されており、この時定
数回路６４は、スイツチ３４の投入時、カレント
ミラー回路５６の動作を一定時間だけ遅延させる
とともに、電源３２の電圧変動による影響を回避
してリツプルリジエクシヨンを良好にするための
ものである。即ち、電源ラインとダイオード５８
のアノードとの間には、第１及び第２の抵抗６
６，６８が接続され、抵抗６６，６８の中点と基
準電位点との間には、第２のコンデンサ７０が接
続されている。また、電源３２には、電源スイツ
チ３４を介してリツプルを吸収するための第１の
コンデンサ７１が並列に接続されている。
そして、差動増幅器６，８の出力側には各出力
を外部に取出すための第３のトランジスタ７２が
設置されている。即ち、差動増幅器６，８の出力
はトランジスタ１０，１６のコレクタから取出さ
れ、このコレクタにはトランジスタ７２のベース
が接続され、トランジスタ７２は電源ラインと基
準電位点との間に抵抗７４を介して接続され、ト
ランジスタ７２のコレクタには出力端子７６が形
成されている。
を外部に取出すための第３のトランジスタ７２が
設置されている。即ち、差動増幅器６，８の出力
はトランジスタ１０，１６のコレクタから取出さ
れ、このコレクタにはトランジスタ７２のベース
が接続され、トランジスタ７２は電源ラインと基
準電位点との間に抵抗７４を介して接続され、ト
ランジスタ７２のコレクタには出力端子７６が形
成されている。
また、トランジスタ７２のコレクタ、即ち出力
点とトランジスタ１２，１４のベース、即ち帰還
点との間には、出力を負帰還させる帰還回路７８
が設置されている。即ち、出力点と帰還点との間
には抵抗８０が接続され、帰還点と基準電位点と
の間には、抵抗８２及び第３のコンデンサ８４が
接続されている。
点とトランジスタ１２，１４のベース、即ち帰還
点との間には、出力を負帰還させる帰還回路７８
が設置されている。即ち、出力点と帰還点との間
には抵抗８０が接続され、帰還点と基準電位点と
の間には、抵抗８２及び第３のコンデンサ８４が
接続されている。
以上の構成に基づき、電源スイツチ３４の投入
時における動作を第２図及び第３図を参照して説
明する。第２図は抵抗６２が付加されていない場
合の動作特性、第３図は抵抗６２が付加されてい
る場合の動作特性を示している。
時における動作を第２図及び第３図を参照して説
明する。第２図は抵抗６２が付加されていない場
合の動作特性、第３図は抵抗６２が付加されてい
る場合の動作特性を示している。
抵抗６２が付加されていない場合において、電
源スイツチ３４が投入されると、電源３２の電圧
Vccが時定数回路６４に印加され、コンデンサ７
０には充電電流Ｉがが流れる。バイアス入力端子
３０，５２には図示していないバイアス回路から
の一定のバイアス電圧VB1，VB2が印加されるが、
この電圧も電源スイツチ３４の投入に応動して立
上がることになる。第２図のVB1及びVB2はこれ
らの変化を示している。このバイアス電圧VB2
は、時間toにおいて、動作切換回路４２の動作開
始レベルになる。このとき、時定数回路６４のコ
ンデンサ７０の充電に伴いカレントミラー回路５
６から定電流Ioが流れ始める時間t1を越えた時点
で、この定電流Ioに応動して差動増幅器６，８の
出力直流レベルが変化し、出力端子７６の直流レ
ベルは低レベルから高レベルに急峻に変化し、再
び低レベルに移行してピーク点が発生する。第２
図のVoはこの出力レベルの変動を示し、これが
過渡音発生の原因になる。
源スイツチ３４が投入されると、電源３２の電圧
Vccが時定数回路６４に印加され、コンデンサ７
０には充電電流Ｉがが流れる。バイアス入力端子
３０，５２には図示していないバイアス回路から
の一定のバイアス電圧VB1，VB2が印加されるが、
この電圧も電源スイツチ３４の投入に応動して立
上がることになる。第２図のVB1及びVB2はこれ
らの変化を示している。このバイアス電圧VB2
は、時間toにおいて、動作切換回路４２の動作開
始レベルになる。このとき、時定数回路６４のコ
ンデンサ７０の充電に伴いカレントミラー回路５
６から定電流Ioが流れ始める時間t1を越えた時点
で、この定電流Ioに応動して差動増幅器６，８の
出力直流レベルが変化し、出力端子７６の直流レ
ベルは低レベルから高レベルに急峻に変化し、再
び低レベルに移行してピーク点が発生する。第２
図のVoはこの出力レベルの変動を示し、これが
過渡音発生の原因になる。
次に、実施例のように抵抗６２を付加した場合
について説明すると、電源スイツチ３４の投入に
対して電源電圧Vccの応答、バイアス電圧VB1、
VB2の立上がり並びに差動増幅器６，８及び動作
切換回路４２の動作は、第３図に示すように、抵
抗６２の有無に関係なく第２図に示す場合と同様
となつている。ところが、トランジスタ６０は定
電流源を成し、このトランジスタ６０に並列に付
加されている抵抗６２はその定電流源に対してバ
イアス回路を構成するので、電源スイツチ３４の
投入に応動してバイアス電圧VB2が動作切換回路
４２の動作開始レベル（0.7）を超える時間t0に
おいて、電流Ioが時間経過に従つて増加し、時間
t1でカレントミラー回路５６で与えられる電流Io
に移行することになる。即ち、バイアス電圧VB2
の立上がりに対応して動作切換回路４２を動作状
態に移行させるため、出力直流レベルの変動を抑
えることができ、第３図に示すように、出力Vo
には急峻なピーク点はなく、滑らかな変化で定常
状態に移行している。この結果、直流レベルの変
動がなく、過渡音即ちポツプ音の発生を抑制する
ことができる。
について説明すると、電源スイツチ３４の投入に
対して電源電圧Vccの応答、バイアス電圧VB1、
VB2の立上がり並びに差動増幅器６，８及び動作
切換回路４２の動作は、第３図に示すように、抵
抗６２の有無に関係なく第２図に示す場合と同様
となつている。ところが、トランジスタ６０は定
電流源を成し、このトランジスタ６０に並列に付
加されている抵抗６２はその定電流源に対してバ
イアス回路を構成するので、電源スイツチ３４の
投入に応動してバイアス電圧VB2が動作切換回路
４２の動作開始レベル（0.7）を超える時間t0に
おいて、電流Ioが時間経過に従つて増加し、時間
t1でカレントミラー回路５６で与えられる電流Io
に移行することになる。即ち、バイアス電圧VB2
の立上がりに対応して動作切換回路４２を動作状
態に移行させるため、出力直流レベルの変動を抑
えることができ、第３図に示すように、出力Vo
には急峻なピーク点はなく、滑らかな変化で定常
状態に移行している。この結果、直流レベルの変
動がなく、過渡音即ちポツプ音の発生を抑制する
ことができる。
また、スイツチ３４を開いた場合には、時定数
回路６４の動作時に充電状態にあるコンデンサ７
０の放電に伴い、カレントミラー回路５６から定
電流が流れなくなることから、スイツチ３４の投
入時と同様に抵抗６２の付加で過渡音の発生を抑
制することができる。
回路６４の動作時に充電状態にあるコンデンサ７
０の放電に伴い、カレントミラー回路５６から定
電流が流れなくなることから、スイツチ３４の投
入時と同様に抵抗６２の付加で過渡音の発生を抑
制することができる。
このような増幅回路において、定電流源に付加
する抵抗６２による電流は、定常状態の場合、極
めて小さく、この電流による特性変化は無視でき
る程度であることが実験により確認されている。
する抵抗６２による電流は、定常状態の場合、極
めて小さく、この電流による特性変化は無視でき
る程度であることが実験により確認されている。
第４図はこの発明の他の実施例を示し、前記実
施例と同一部分には同一符号が付してある。この
実施例の増幅回路は単一の信号源３からの入力信
号を増幅するために構成されたものである。即
ち、この増幅回路には差動増幅器７が設置され、
この差動増幅器７は一対の第１のトランジスタ
９，１１のエミツタを共通に接続し、トランジス
タ９のベースと出力点との間には前記実施例と同
様の帰還回路７８が設置されている。一方、トラ
ンジスタ１１のベースにはコンデンサ１９を介し
て入力端子２１が形成されるとともに、抵抗２７
を介してバイアス入力端子３１が形成されてい
る。入力端子２１と基準電位点との間には前記信
号源３が接続され、バイアス入力端子３１には一
定のバイアスが設定されている。
施例と同一部分には同一符号が付してある。この
実施例の増幅回路は単一の信号源３からの入力信
号を増幅するために構成されたものである。即
ち、この増幅回路には差動増幅器７が設置され、
この差動増幅器７は一対の第１のトランジスタ
９，１１のエミツタを共通に接続し、トランジス
タ９のベースと出力点との間には前記実施例と同
様の帰還回路７８が設置されている。一方、トラ
ンジスタ１１のベースにはコンデンサ１９を介し
て入力端子２１が形成されるとともに、抵抗２７
を介してバイアス入力端子３１が形成されてい
る。入力端子２１と基準電位点との間には前記信
号源３が接続され、バイアス入力端子３１には一
定のバイアスが設定されている。
そして、トランジスタ９，１１のエミツタと基
準電位点との間には、動作電流Ioを流す定電流回
路５６が設置されるとともに、このカレントミラ
ー回路５６に対してバイパス回路を構成する抵抗
６２が挿入されている。また、この場合、差動増
幅器７の前記実施例の動作切換えを必要としない
ため、動作切換回路４２は設置されていない。
準電位点との間には、動作電流Ioを流す定電流回
路５６が設置されるとともに、このカレントミラ
ー回路５６に対してバイパス回路を構成する抵抗
６２が挿入されている。また、この場合、差動増
幅器７の前記実施例の動作切換えを必要としない
ため、動作切換回路４２は設置されていない。
このような単一の信号源３からの入力信号を増
幅する増幅回路においても、差動増幅器７に動作
電流Ioを流す定電流源に対して抵抗６２を設置す
ることにより、前記実施例と同様の効果が期待で
きる。
幅する増幅回路においても、差動増幅器７に動作
電流Ioを流す定電流源に対して抵抗６２を設置す
ることにより、前記実施例と同様の効果が期待で
きる。
各実施例はテープレコーダの磁気ヘツドに接続
される前置増幅器を例に取つて説明したが、この
発明は１又は２以上の信号源からの信号入力を増
幅する増幅器において同様の効果が期待できる。
される前置増幅器を例に取つて説明したが、この
発明は１又は２以上の信号源からの信号入力を増
幅する増幅器において同様の効果が期待できる。
次に、第５図及び第６図は、第１図及び第４図
に示す増幅回路に対するバイアス電圧の与え方の
一例を示している。即ち、第５図に示す増幅回路
では、時定数回路６４の抵抗６６，６８の中間接
続点に得られる電圧をバイアス電圧VB1とし、抵
抗６８を２分割することにより、その中間接続点
に発生する電圧をバイアス電圧VB2とし、各バイ
アス電圧VB1、バイアス電圧VB2をバイアス入力
端子３０，５２に加えるようにしたものである。
また、第６図に示す増幅回路では、時定数回路６
４の抵抗６６，６８の中間接続点に得られる電圧
をバイアス電圧VBとし、このバイアス電圧VBを
バイアス入力端子３１に加えるようにしたもので
ある。
に示す増幅回路に対するバイアス電圧の与え方の
一例を示している。即ち、第５図に示す増幅回路
では、時定数回路６４の抵抗６６，６８の中間接
続点に得られる電圧をバイアス電圧VB1とし、抵
抗６８を２分割することにより、その中間接続点
に発生する電圧をバイアス電圧VB2とし、各バイ
アス電圧VB1、バイアス電圧VB2をバイアス入力
端子３０，５２に加えるようにしたものである。
また、第６図に示す増幅回路では、時定数回路６
４の抵抗６６，６８の中間接続点に得られる電圧
をバイアス電圧VBとし、このバイアス電圧VBを
バイアス入力端子３１に加えるようにしたもので
ある。
以上説明したように、この発明によれば、電源
スイツチの開閉に伴う過渡的状態における出力直
流レベルの変化を抑制することができ、電源スイ
ツチの開閉に伴う過渡音の発生を確実に防止する
ことができる。
スイツチの開閉に伴う過渡的状態における出力直
流レベルの変化を抑制することができ、電源スイ
ツチの開閉に伴う過渡音の発生を確実に防止する
ことができる。
第１図はこの発明の増幅回路の実施例を示す回
路図、第２図及び第３図はその動作特性を示す説
明図、第４図はこの発明の増幅回路の他の実施例
を示す回路図、第５図は第１図に示した増幅回路
に対するバイアス電圧の設定例を示す回路図、第
６図は第４図に示した増幅回路に対するバイアス
電圧の設定例を示す回路図である。 ６，７，８……差動増幅器（差動回路）、９，
１０，１１，１２，１４，１６……第１のトラン
ジスタ、３２……駆動電源（電源）、３４……電
源スイツチ（スイツチ）、３６……第１のカレン
トミラー回路、５６……第２のカレントミラー回
路、５８……ダイオード、６０……第２のトラン
ジスタ、６２……第３の抵抗、６４……時定数回
路、６６……第１の抵抗、６８……第２の抵抗、
７０……第２のコンデンサ、７１……第１のコン
デンサ、７２……第３のトランジスタ、７８……
帰還回路、８４……第３のコンデンサ。
路図、第２図及び第３図はその動作特性を示す説
明図、第４図はこの発明の増幅回路の他の実施例
を示す回路図、第５図は第１図に示した増幅回路
に対するバイアス電圧の設定例を示す回路図、第
６図は第４図に示した増幅回路に対するバイアス
電圧の設定例を示す回路図である。 ６，７，８……差動増幅器（差動回路）、９，
１０，１１，１２，１４，１６……第１のトラン
ジスタ、３２……駆動電源（電源）、３４……電
源スイツチ（スイツチ）、３６……第１のカレン
トミラー回路、５６……第２のカレントミラー回
路、５８……ダイオード、６０……第２のトラン
ジスタ、６２……第３の抵抗、６４……時定数回
路、６６……第１の抵抗、６８……第２の抵抗、
７０……第２のコンデンサ、７１……第１のコン
デンサ、７２……第３のトランジスタ、７８……
帰還回路、８４……第３のコンデンサ。
Claims (1)
- 【特許請求の範囲】 １ エミツタが共通に接続されるとともにコレク
タ側に第１のカレントミラー回路から成る能動負
荷が接続された一対の第１のトランジスタから成
り、その一方のトランジスタのベースに増幅すべ
き入力信号、他方のトランジスタのベースにバイ
アス電圧が加えられる差動回路と、 スイツチを介して電源に接続され、前記スイツ
チの投入により充電される第１のコンデンサと、 この第１のコンデンサに並列に第１の抵抗と第
２の抵抗とから成る直列回路を接続し、前記第１
の抵抗を通して充電される第２のコンデンサを接
続して成る時定数回路と、 この時定数回路の前記第１及び第２の抵抗の直
列回路に直列に接続されたダイオードとともに前
記差動回路を成す前記第１のトランジスタのエミ
ツタ側に接続された第２のトランジスタを備える
ことにより、前記時定数回路の時定数を以て前記
差動回路に対する前記バイアス電圧より遅れて立
ち上がつて前記差動回路に動作電流を流す第２の
カレントミラー回路と、 この第２のカレントミラー回路の前記第２のト
ランジスタに並列に接続されて側路を成し、前記
差動回路から前記第２のカレントミラー回路側に
流れる電流を接地側に流す第３の抵抗と、 前記第１のトランジスタのコレクタ側にベース
が接続されて前記差動回路の出力を取り出す第３
のトランジスタと、 第３のコンデンサを含んで構成されて、前記第
２のトランジスタで取り出された出力を前記差動
回路の入力側に帰還させる帰路回路と、 を備えて成ることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047359A JPS59172814A (ja) | 1983-03-22 | 1983-03-22 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047359A JPS59172814A (ja) | 1983-03-22 | 1983-03-22 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59172814A JPS59172814A (ja) | 1984-09-29 |
| JPH0440884B2 true JPH0440884B2 (ja) | 1992-07-06 |
Family
ID=12772926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58047359A Granted JPS59172814A (ja) | 1983-03-22 | 1983-03-22 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172814A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014006785A (ja) * | 2012-06-26 | 2014-01-16 | Renesas Electronics Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124957A (en) * | 1978-03-09 | 1979-09-28 | Philips Nv | Transistor amplifier |
| JPS5538844A (en) * | 1978-09-14 | 1980-03-18 | Mitsui Toatsu Chem Inc | Polymerization of vinyl chloride |
-
1983
- 1983-03-22 JP JP58047359A patent/JPS59172814A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124957A (en) * | 1978-03-09 | 1979-09-28 | Philips Nv | Transistor amplifier |
| JPS5538844A (en) * | 1978-09-14 | 1980-03-18 | Mitsui Toatsu Chem Inc | Polymerization of vinyl chloride |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59172814A (ja) | 1984-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US5812028A (en) | Audio signal amplifier circuit and a portable acoustic apparatus using the same | |
| JPH0440884B2 (ja) | ||
| JP3413281B2 (ja) | 電力増幅回路 | |
| JP3443591B2 (ja) | コイル負荷駆動回路 | |
| JP3414899B2 (ja) | オーディオ信号増幅回路およびこれを用いた音響機器 | |
| JP2001244749A (ja) | ミュート回路およびオーディオ増幅回路 | |
| JPH0519323B2 (ja) | ||
| JPH0743807Y2 (ja) | テーププレーヤ | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPS6127927B2 (ja) | ||
| JPH0223089B2 (ja) | ||
| JPH024504Y2 (ja) | ||
| JP3462579B2 (ja) | 増幅回路 | |
| JPS6214726Y2 (ja) | ||
| JPH087561Y2 (ja) | 切換増幅回路 | |
| JPH0135534B2 (ja) | ||
| JPS6091701A (ja) | 増幅回路 | |
| JPH05136634A (ja) | 入力切換増幅回路 | |
| JP2000174560A (ja) | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 | |
| JPH0345568B2 (ja) | ||
| JPS6227567B2 (ja) | ||
| JPH0245250B2 (ja) | ||
| JPS6035846B2 (ja) | ミュ−ティング増幅器 | |
| JPH0447362B2 (ja) |