JPS6088423A - ウエハ−のエピタキシヤル成長法 - Google Patents
ウエハ−のエピタキシヤル成長法Info
- Publication number
- JPS6088423A JPS6088423A JP19528783A JP19528783A JPS6088423A JP S6088423 A JPS6088423 A JP S6088423A JP 19528783 A JP19528783 A JP 19528783A JP 19528783 A JP19528783 A JP 19528783A JP S6088423 A JPS6088423 A JP S6088423A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sublamp
- lamp
- parallel
- main lamps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体ウェハー（本明細騰では単につｊｌｌ、
バーと言う。）上のアモルファスシリコンヤ多結晶シリ
コンなどをエピタキシャル成長させる方法に関するもの
である。
バーと言う。）上のアモルファスシリコンヤ多結晶シリ
コンなどをエピタキシャル成長させる方法に関するもの
である。
アモルファスシリコンなどをエピタキシャル成長さぜる
方法は既にいくつか紹介され、また実用化されている。
方法は既にいくつか紹介され、また実用化されている。
これらのうちで最も一般的な方法として、厚さ４００ｎ
ｍのアモルファスシリコン（以下Ａ−３ｉ）層が蒸着さ
れたシリコンウェハーを、Ｔｉ：気炉を用いて６００℃
程度に加熱して固相成長させる電気炉法をあけることが
できるが、固相成長であるため約８０分間も加熱する必
要があり、生埋性が悪くて実用的でない。また、温度金
玉けることによシ結晶成長速度を早めることはできるが
、これによシリコンウェハー換器「反り」が発生したシ
、汚染されたりして生産歩留りが悪化するなどの欠点が
生じる。また、最近ではレーザービームで短時間照射し
て液相成長させる方法が研究されているが、この方法は
小さなビームスポットでＡ−８ｉの層を走査する関係で
、各スポットにおける熱履歴が一定にならず、走査線と
走査線との間の境界区域に成長ムラが生じる。そして、
走査線の間隔上手さくすれば時間がか＼るうえに過剰加
熱部分が生じたりする欠点があり、最近注目されている
多層積層型ＩＣ回路の生産に適用するのは困難である。
ｍのアモルファスシリコン（以下Ａ−３ｉ）層が蒸着さ
れたシリコンウェハーを、Ｔｉ：気炉を用いて６００℃
程度に加熱して固相成長させる電気炉法をあけることが
できるが、固相成長であるため約８０分間も加熱する必
要があり、生埋性が悪くて実用的でない。また、温度金
玉けることによシ結晶成長速度を早めることはできるが
、これによシリコンウェハー換器「反り」が発生したシ
、汚染されたりして生産歩留りが悪化するなどの欠点が
生じる。また、最近ではレーザービームで短時間照射し
て液相成長させる方法が研究されているが、この方法は
小さなビームスポットでＡ−８ｉの層を走査する関係で
、各スポットにおける熱履歴が一定にならず、走査線と
走査線との間の境界区域に成長ムラが生じる。そして、
走査線の間隔上手さくすれば時間がか＼るうえに過剰加
熱部分が生じたりする欠点があり、最近注目されている
多層積層型ＩＣ回路の生産に適用するのは困難である。
そこで本発明は、比較的短時間で、しかもウェハーを損
傷させることなくＡ−８ｉの全域を成長ムラなく液相成
長させることができるウェハーのエピタキシャル成長法
を提供すること勿目的とし、その構成は、管状ランプが
並設されて面状光源をなすメインランプｋＡ−８４など
が蒸着されたウェハーに対面させてこれを加熱し、同時
に、メインランプよりもウェハーに接近した位置に移動
可能に配設された１本の管状ランプからなるサブランプ
をウェハー面に平行に移動させながら加熱する工程を含
むことを特徴とする。
傷させることなくＡ−８ｉの全域を成長ムラなく液相成
長させることができるウェハーのエピタキシャル成長法
を提供すること勿目的とし、その構成は、管状ランプが
並設されて面状光源をなすメインランプｋＡ−８４など
が蒸着されたウェハーに対面させてこれを加熱し、同時
に、メインランプよりもウェハーに接近した位置に移動
可能に配設された１本の管状ランプからなるサブランプ
をウェハー面に平行に移動させながら加熱する工程を含
むことを特徴とする。
以下に図面に示す実施例を参照しながら本発明を説明す
る。
る。
第１図は本発明の実施例に使用される装置の概略断面図
を示すが、装置箱１の天井部には反射部材２を介して管
状ランプが並設されて面状光源をなし、これらがメイン
ランプ３を構成している。
を示すが、装置箱１の天井部には反射部材２を介して管
状ランプが並設されて面状光源をなし、これらがメイン
ランプ３を構成している。
なお、メインランプ３ｔ−装置箱１の下方にも配設して
上下両方から加熱するようにしてもよい。ここで使用さ
れている管状ランプは、具体的には定格消費電力２．５
ＫＷのハロゲン白熱電球であシ、第２図に示すように、
パルプ１１内には長さが約１６ｃＩｎのフィラメント１
２がアンカー１３で保持されて内導線１４間に張架され
ている。そして外溝線１５がシール部１１ａに埋設され
た金属箔１６を介して内導線１４に接続されているが、
バルブ１１内には稀ガスと共に微量のハロゲンが封入さ
れ、この電球は小型長寿命の特性を有するものとして知
られている。
上下両方から加熱するようにしてもよい。ここで使用さ
れている管状ランプは、具体的には定格消費電力２．５
ＫＷのハロゲン白熱電球であシ、第２図に示すように、
パルプ１１内には長さが約１６ｃＩｎのフィラメント１
２がアンカー１３で保持されて内導線１４間に張架され
ている。そして外溝線１５がシール部１１ａに埋設され
た金属箔１６を介して内導線１４に接続されているが、
バルブ１１内には稀ガスと共に微量のハロゲンが封入さ
れ、この電球は小型長寿命の特性を有するものとして知
られている。
装置箱１内には石英ガラスからなる透明容器４が配置さ
れ、その内部に被処理物であるウエノ・−５がメインラ
ンプ６と対面して支持されるが、このウェハー５上約２
ｍ１１１の位置で、これと平行に移動可能に１本の管状
ランプからなるサブランプ６が配設されている。このサ
ブランプ６はメインランプ６を構成する管状ランプと同
じ定格２．５ＫＷの、ヘロゲン電球である。
れ、その内部に被処理物であるウエノ・−５がメインラ
ンプ６と対面して支持されるが、このウェハー５上約２
ｍ１１１の位置で、これと平行に移動可能に１本の管状
ランプからなるサブランプ６が配設されている。このサ
ブランプ６はメインランプ６を構成する管状ランプと同
じ定格２．５ＫＷの、ヘロゲン電球である。
第６図はウェハー５の一例の拡大説明図であるが、ウェ
ハー５は直径が約７６議であって、単結晶シリコン（以
下Ｓ−３ｉ）からなり、表面には所定のパターンをなす
５ｉ（ｈや５ｉｓＮ４の如き絶縁層５１が形成され、そ
の所々にスルーホール５６がおいている。表面全域には
エピタキシャル成長させるべ＠Ａ−８ｉ層５２が覆われ
ているが上記スルーホール５３を介して、Ａ−８ｉ＃と
Ｓ −Ｓ ｉ層とは接しており、さらにＡ −Ｓ ｉ層
５２の上に約１．５μｍの５ｉＯｚ膜５４が形成されて
いる。各層の厚みは、ウェハー５が約０．５ｍ、絶縁層
５１が約０．２μｍ１Ａ−８ｉ層５２が約０．５μｍで
あるが、Ａ−３ｉＪ−５２はスルーホール５３を介して
接するＳ −Ｓ ｉ層を核として、エピタキシャル成長
してＳ −Ｓ ｉ層となり、ウェハー５のＳ −Ｓ ｉ
層と絶縁層５１を介して「積層」されたものとなる。絶
縁層５１上の５−８ｉ層と基盤のＳ−８ｉ５に素子を適
当に配置してつくり、立体的な素子間配線をもった多層
構造のＩＣ回路を実現することができる。
ハー５は直径が約７６議であって、単結晶シリコン（以
下Ｓ−３ｉ）からなり、表面には所定のパターンをなす
５ｉ（ｈや５ｉｓＮ４の如き絶縁層５１が形成され、そ
の所々にスルーホール５６がおいている。表面全域には
エピタキシャル成長させるべ＠Ａ−８ｉ層５２が覆われ
ているが上記スルーホール５３を介して、Ａ−８ｉ＃と
Ｓ −Ｓ ｉ層とは接しており、さらにＡ −Ｓ ｉ層
５２の上に約１．５μｍの５ｉＯｚ膜５４が形成されて
いる。各層の厚みは、ウェハー５が約０．５ｍ、絶縁層
５１が約０．２μｍ１Ａ−８ｉ層５２が約０．５μｍで
あるが、Ａ−３ｉＪ−５２はスルーホール５３を介して
接するＳ −Ｓ ｉ層を核として、エピタキシャル成長
してＳ −Ｓ ｉ層となり、ウェハー５のＳ −Ｓ ｉ
層と絶縁層５１を介して「積層」されたものとなる。絶
縁層５１上の５−８ｉ層と基盤のＳ−８ｉ５に素子を適
当に配置してつくり、立体的な素子間配線をもった多層
構造のＩＣ回路を実現することができる。
しかして、まずサブランプ６をウェハー５の直りからは
ずれた位置にしておいてメインランプ６を点灯するとウ
ェハー５は１１００〜１６５０℃まで昇温される。そし
てサブランプ６を点灯しながらウェハー５面に平行に移
動するとサブランプ６の直下が順次融点以上になり、そ
の部分のみがサブランプ６の長手方向に沿って線状にエ
ピタキシャル成長しながら、走行に応じて全区域が処理
される。つまり、ゾーンメルティング操作のように、エ
ピタキシャル成長は、サブランプ６の移動に応じてその
直下の部分が線状部分的に進行し、最後に全域にまたが
って完成する。この場合、透明容器４内の雰囲気はアル
ゴンが良く、成長の始点となる結晶核は、前記のスルー
ホール５６近傍のＳ−Ｓ ｉ層でも良いし、ウェハー周
辺５ａで接触している場合はそ−の部分のＳ −Ｓ ｉ
がその役割を果す。
ずれた位置にしておいてメインランプ６を点灯するとウ
ェハー５は１１００〜１６５０℃まで昇温される。そし
てサブランプ６を点灯しながらウェハー５面に平行に移
動するとサブランプ６の直下が順次融点以上になり、そ
の部分のみがサブランプ６の長手方向に沿って線状にエ
ピタキシャル成長しながら、走行に応じて全区域が処理
される。つまり、ゾーンメルティング操作のように、エ
ピタキシャル成長は、サブランプ６の移動に応じてその
直下の部分が線状部分的に進行し、最後に全域にまたが
って完成する。この場合、透明容器４内の雰囲気はアル
ゴンが良く、成長の始点となる結晶核は、前記のスルー
ホール５６近傍のＳ−Ｓ ｉ層でも良いし、ウェハー周
辺５ａで接触している場合はそ−の部分のＳ −Ｓ ｉ
がその役割を果す。
このエピタキシャル成長は、１４１０℃〜１４８０℃程
度のシリコンの融点近傍で行うのが良いが、もしウェハ
ー５の全域を同時に長時間この温匠に保持すると、ウェ
ハー５が溶融したり、「反り」などが生ずる欠点がある
。ところが、本発明ではサフランプロを移動させてシー
／メルチインクのような方法で進行させるので、ウェハ
ー５を損傷させず、「反り」なども生じることがなくて
八−８ｉの層の全域のエピタキシャル成長が完成し、し
かも成長ムラもない。温度制御の方は、ランプの消費電
力、ランプ間の相互距離、ランプとウェハーとの離間距
離などを適宜法めることにより、１１００℃〜１４８０
℃の範囲で比較的自由に選択できる。そしてサフランプ
ロの移動速度は、成長温度として融点近傍の１４１０
℃〜１４８０ ’Ｃ′ｔ−選ぶ関係で、０．１′″／ｓ
ｅｃ以上の速度で移動させるのが良く、これより遅いと
過剰加熱部分が生じたり、ウェハーを損傷するので好ま
しくない。また、溶融表面が表面張力により盛りあがり
、それがそのま＼冷却して表面に凹凸が生じる欠点も現
われてくる。たソし、あまり早いと成長が不十分な区域
が生ずるこメがあり、移動速度の上限は８′″／ｓｅｃ
にした方が良い。
度のシリコンの融点近傍で行うのが良いが、もしウェハ
ー５の全域を同時に長時間この温匠に保持すると、ウェ
ハー５が溶融したり、「反り」などが生ずる欠点がある
。ところが、本発明ではサフランプロを移動させてシー
／メルチインクのような方法で進行させるので、ウェハ
ー５を損傷させず、「反り」なども生じることがなくて
八−８ｉの層の全域のエピタキシャル成長が完成し、し
かも成長ムラもない。温度制御の方は、ランプの消費電
力、ランプ間の相互距離、ランプとウェハーとの離間距
離などを適宜法めることにより、１１００℃〜１４８０
℃の範囲で比較的自由に選択できる。そしてサフランプ
ロの移動速度は、成長温度として融点近傍の１４１０
℃〜１４８０ ’Ｃ′ｔ−選ぶ関係で、０．１′″／ｓ
ｅｃ以上の速度で移動させるのが良く、これより遅いと
過剰加熱部分が生じたり、ウェハーを損傷するので好ま
しくない。また、溶融表面が表面張力により盛りあがり
、それがそのま＼冷却して表面に凹凸が生じる欠点も現
われてくる。たソし、あまり早いと成長が不十分な区域
が生ずるこメがあり、移動速度の上限は８′″／ｓｅｃ
にした方が良い。
この様に、本発明では加熱源として点灯・消灯、定格点
灯、過入力点灯などのいずれの切り替え操作に応じて殆
んど瞬間に全放射光が追随して変化する管状ランプを利
用するので、温度の制御を容易に実行でき、加熱源であ
るランプが劣化しても交換や保守を容易に行え、ウェハ
ーの汚染もなく、「反り」等の変形防止にも極めて有利
である。また、このランプはハロゲン白熱電球に限られ
るものではなく、キセノンロングアークの如き放電灯を
利用しても同じ利点を得ることができる。そして、サブ
ランプをウニ／・−面に平行に移動させながらエピタキ
シャル成長させるので、比較的短時間でウェハー上のＡ
−Ｓ ｉの全域全成長ムラなく、しかもウェハーを損
傷させることなくエピタキシャル成長させることができ
、反りや汚染もない成長法が提供できる。
灯、過入力点灯などのいずれの切り替え操作に応じて殆
んど瞬間に全放射光が追随して変化する管状ランプを利
用するので、温度の制御を容易に実行でき、加熱源であ
るランプが劣化しても交換や保守を容易に行え、ウェハ
ーの汚染もなく、「反り」等の変形防止にも極めて有利
である。また、このランプはハロゲン白熱電球に限られ
るものではなく、キセノンロングアークの如き放電灯を
利用しても同じ利点を得ることができる。そして、サブ
ランプをウニ／・−面に平行に移動させながらエピタキ
シャル成長させるので、比較的短時間でウェハー上のＡ
−Ｓ ｉの全域全成長ムラなく、しかもウェハーを損
傷させることなくエピタキシャル成長させることができ
、反りや汚染もない成長法が提供できる。
第１図は本発明の実施例に使用される装置の概略断面図
、第２図は管状ランプの説明図、第６図はウェハーの拡
大説明図である。 １・・・装置箱 ２・・・反射部材 ５・・・メインラ
ンプ４・・・透明容器 ５・・・ウェハー ６・・・サ
ブランプ５１・・・絶縁層 ５２・・・Ａ−８ｉ層５５
・・・スルーホール ５４・・・５ｉＣｈ膜出願人 ウ
シオ電機株式会社 代理人 弁理士 田原寅之助 第２図
、第２図は管状ランプの説明図、第６図はウェハーの拡
大説明図である。 １・・・装置箱 ２・・・反射部材 ５・・・メインラ
ンプ４・・・透明容器 ５・・・ウェハー ６・・・サ
ブランプ５１・・・絶縁層 ５２・・・Ａ−８ｉ層５５
・・・スルーホール ５４・・・５ｉＣｈ膜出願人 ウ
シオ電機株式会社 代理人 弁理士 田原寅之助 第２図
Claims (1)
- 管状ランプが並設されて面状光源をなすメインランプを
アモルファスシリコンなどが蒸着されたウェハーに対面
させてこれを加熱し、同時に、メインランプよシもウェ
ハーに接近した位置に移動可能に配設された１本の管状
ランプからなるサブランプをウェハー面に平行に移動さ
せながら加熱する工程を含むウェハーのエピタキシャル
成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19528783A JPS6088423A (ja) | 1983-10-20 | 1983-10-20 | ウエハ−のエピタキシヤル成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19528783A JPS6088423A (ja) | 1983-10-20 | 1983-10-20 | ウエハ−のエピタキシヤル成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6088423A true JPS6088423A (ja) | 1985-05-18 |
Family
ID=16338643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19528783A Pending JPS6088423A (ja) | 1983-10-20 | 1983-10-20 | ウエハ−のエピタキシヤル成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6088423A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108231A (en) * | 1980-02-01 | 1981-08-27 | Ushio Inc | Annealing method of semiconductor wafer |
| JPS5846619A (ja) * | 1981-09-16 | 1983-03-18 | ウシオ電機株式会社 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
-
1983
- 1983-10-20 JP JP19528783A patent/JPS6088423A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108231A (en) * | 1980-02-01 | 1981-08-27 | Ushio Inc | Annealing method of semiconductor wafer |
| JPS5846619A (ja) * | 1981-09-16 | 1983-03-18 | ウシオ電機株式会社 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694143A (en) | Zone melting apparatus for monocrystallizing semiconductor layer on insulator layer | |
| CN102160157B (zh) | 管理基板退火的热预算 | |
| US4578143A (en) | Method for forming a single crystal silicon layer | |
| JP3573811B2 (ja) | 線状レーザー光の照射方法 | |
| TW201009901A (en) | Filament lamp and light irradiation heat treatment device | |
| TWI390734B (zh) | 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法 | |
| US4578144A (en) | Method for forming a single crystal silicon layer | |
| JPH0419698B2 (ja) | ||
| JPS5943809B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS6088423A (ja) | ウエハ−のエピタキシヤル成長法 | |
| KR100569118B1 (ko) | 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법 | |
| JPS5943808B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5948533B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5846624A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943810B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943811B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5846623A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943814B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JP2002083768A (ja) | 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置 | |
| Robinson et al. | Large area recrystallization of polysilicon with tungsten-halogen lamps | |
| JP2007073941A (ja) | 非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置 | |
| JPH06302511A (ja) | 半導体単結晶層の製造方法 | |
| JPS59139624A (ja) | 試料の加熱方法 | |
| JP2001110723A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPS60257123A (ja) | 表面層帯溶融結晶成長装置 |