JPS5846624A - ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 - Google Patents
ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法Info
- Publication number
- JPS5846624A JPS5846624A JP56144696A JP14469681A JPS5846624A JP S5846624 A JPS5846624 A JP S5846624A JP 56144696 A JP56144696 A JP 56144696A JP 14469681 A JP14469681 A JP 14469681A JP S5846624 A JPS5846624 A JP S5846624A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- lamps
- epitaxial growth
- lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はウェハー上のアモルファスシリコンもしくは多
結晶シリコンをエピタキシアル成長させる方法に関する
。
結晶シリコンをエピタキシアル成長させる方法に関する
。
上記方法については、既にいくつかの文献に紹介されて
いるところであるが、従来量も一般的な方法は、厚さ４
０００ Ａのアモルファスシリコン（以下α−８ｔ、）
の層を、例えば６００°Ｃの電気炉で約８Ｄ分間加熱す
る電気炉法であるが、比較的長い時間の加熱なので、生
産性の点で実用的でない。また、温度を上げるこ）とに
より結晶成長速度は上昇するが、 シリコンのウェハーに「反反」が発生したり、汚染され
たり、したがって生産の歩留が悪い等の欠点があり、最
近ではレーザビームで短時間照射する方法が研究されて
いる。しかしながら、このレーザビームによる方法の場
合は、小さなビームスポットでα−８ｉの層を走査する
関係で、走査線と走査線との間に生ずる境界区域に成長
ムラが生じたり、走査線の間隔を小さくすれば時間がか
かるうえに過剰加熱部分が生じたりする欠点が指摘され
ている。そのため、最も新しいＩＣ回路方式と言われる
「三次元積層型ＩＣ回路」の生産には使用できないとさ
れている。
いるところであるが、従来量も一般的な方法は、厚さ４
０００ Ａのアモルファスシリコン（以下α−８ｔ、）
の層を、例えば６００°Ｃの電気炉で約８Ｄ分間加熱す
る電気炉法であるが、比較的長い時間の加熱なので、生
産性の点で実用的でない。また、温度を上げるこ）とに
より結晶成長速度は上昇するが、 シリコンのウェハーに「反反」が発生したり、汚染され
たり、したがって生産の歩留が悪い等の欠点があり、最
近ではレーザビームで短時間照射する方法が研究されて
いる。しかしながら、このレーザビームによる方法の場
合は、小さなビームスポットでα−８ｉの層を走査する
関係で、走査線と走査線との間に生ずる境界区域に成長
ムラが生じたり、走査線の間隔を小さくすれば時間がか
かるうえに過剰加熱部分が生じたりする欠点が指摘され
ている。そのため、最も新しいＩＣ回路方式と言われる
「三次元積層型ＩＣ回路」の生産には使用できないとさ
れている。
本発明の目的は、ウニへ−上のアモルファスシリコンも
しくは多結晶シリコンを１ビタキシアル成長させる方法
において、比較的短時間で、しがち もウェハーを損傷させることなくα−８Ｌの全域を成長
ムラなく実行する新規な方法を提供することにあり、そ
の特徴とするところは、 （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、１ピタキシアル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、平面内に配置し、 ←）シリコンの表面が１１００′Ｃ〜１４８０″Ｃの温
度範囲で波板状の温度分布を有する如く＼管状ランプを
点灯し、 （→／リコンを波方向に管状ランプに対して相対的に少
なくとも０．１ ｃｍ ７秒以上の速度で移動さ工程を
含むことにある。
しくは多結晶シリコンを１ビタキシアル成長させる方法
において、比較的短時間で、しがち もウェハーを損傷させることなくα−８Ｌの全域を成長
ムラなく実行する新規な方法を提供することにあり、そ
の特徴とするところは、 （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、１ピタキシアル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、平面内に配置し、 ←）シリコンの表面が１１００′Ｃ〜１４８０″Ｃの温
度範囲で波板状の温度分布を有する如く＼管状ランプを
点灯し、 （→／リコンを波方向に管状ランプに対して相対的に少
なくとも０．１ ｃｍ ７秒以上の速度で移動さ工程を
含むことにある。
以下、実施例を８照しながら本発明を説明する。
第１図は、本発明に使用する管状ランプの一例の説明図
であって、具体的には定格消費電力１瞑のハロゲン白熱
電球である。図において、１はパルプ、２はシール部、
３は、シール部に埋設された金属箔、４及び５は、前記
箔から導出される外導線及び内導線で・あり、内導線５
．５間には、管軸に沿って長さ約１６ｃｒ＋＋のフィラ
メント６が張架されている。７は、フィラメント６を管
軸に支えるためのアンカーであり、バルブ内には稀ガス
と共に微量のハロゲンを含み、上記電球は小型長寿命の
特性を有するものとして知られている。
であって、具体的には定格消費電力１瞑のハロゲン白熱
電球である。図において、１はパルプ、２はシール部、
３は、シール部に埋設された金属箔、４及び５は、前記
箔から導出される外導線及び内導線で・あり、内導線５
．５間には、管軸に沿って長さ約１６ｃｒ＋＋のフィラ
メント６が張架されている。７は、フィラメント６を管
軸に支えるためのアンカーであり、バルブ内には稀ガス
と共に微量のハロゲンを含み、上記電球は小型長寿命の
特性を有するものとして知られている。
第２図は、上記管状ランプ１００の複数を、管軸を平行
にして、エビタイシアル成長させるべきα−８ｉの層を
具えたウェハー８の通路Ｐに対しテ平行な、平面Ｓ内に
配置し、上方をミラー９で覆った、本発明方法を実施す
るための加熱炉の一例の要部及びα−ｓｉ上の温度分布
の説明図である。図示の如く、ウェハー８は、管状ラン
プ１００の管軸に対して直角方向（矢印方向）に走行す
るものである。
にして、エビタイシアル成長させるべきα−８ｉの層を
具えたウェハー８の通路Ｐに対しテ平行な、平面Ｓ内に
配置し、上方をミラー９で覆った、本発明方法を実施す
るための加熱炉の一例の要部及びα−ｓｉ上の温度分布
の説明図である。図示の如く、ウェハー８は、管状ラン
プ１００の管軸に対して直角方向（矢印方向）に走行す
るものである。
第３図は、エピタキシアル成長させるべきα−Ｓｉの層
を具えたウェハー８の一例の説明図であって、具体的に
は、ウェハーは単結晶シリコン（以下ｓ−８乙）、１０
は、例えばＳｉｎ、やＳｉ、Ｎ４の如き絶縁層、１１は
α−８ｉの層であり、厚みは夫々的０．５ 、、 。
を具えたウェハー８の一例の説明図であって、具体的に
は、ウェハーは単結晶シリコン（以下ｓ−８乙）、１０
は、例えばＳｉｎ、やＳｉ、Ｎ４の如き絶縁層、１１は
α−８ｉの層であり、厚みは夫々的０．５ 、、 。
約０．２μｍ１ 約１ヤで、ウェハー８の直径は約１０
ｍである。ここで、絶縁層１ｏには、第４図に拡大図示
した如く、中敷μｍ程度の溝１２が、約５０〜５００μ
ｍの間隔で設けられており、α−８ｉ層１１とウェハー
８とは溝１２を介して接触している。したがって、α−
８ｉの層をエピタキシアル成長させた場合、Ｓ−Ｓｉｎ
層が、絶縁層１０を介して「積層」されたものとなる。
ｍである。ここで、絶縁層１ｏには、第４図に拡大図示
した如く、中敷μｍ程度の溝１２が、約５０〜５００μ
ｍの間隔で設けられており、α−８ｉ層１１とウェハー
８とは溝１２を介して接触している。したがって、α−
８ｉの層をエピタキシアル成長させた場合、Ｓ−Ｓｉｎ
層が、絶縁層１０を介して「積層」されたものとなる。
三次元積層型ＩＣ回路の製造に際しては適宜絶縁層内に
スルーホールを設は上下の５−８ｉ層を電気的に接続し
て、三次元積層型ＩＣ回路の製作が可能となる。
スルーホールを設は上下の５−８ｉ層を電気的に接続し
て、三次元積層型ＩＣ回路の製作が可能となる。
さて、ウェハー８を加熱炉に捜入し、ランプ１００を点
灯せしめるにあたって、ウェハーの一番端部及び中央の
ランプ１００ （ｌを定格の約２割増加の過入力点灯せ
しめ、他は定格通りの点灯をせしめると、ウニノ・−上
のα〜ｓｉＯ層の温度分布は、図中に表示した如く、１
１００′Ｃ〜１４８０’Ｃにまたがって波板状の分布を
形成させることができる。したがって、ウェハーを、隣
のランプ１００ （Ｌ−４で、比較的少ない距離を、矢
印方向へ、つまり、ランプの管軸と直角方向、別の言い
方をすると、波板の波の進む方向、波方向へ移動させる
だけで、エピタキシアル成長させるべきα−８ｔの層の
全域をエピタキシアル成長させることができる。つまり
、ゾーンメルティングやゾーンリファイニング操作のよ
うに、エピタキシアル成長は、ウェハーの走行ニ応じて
、過入力点灯しているランプ１００αの直下に到達する
順に、部分的に少しずつ進行し、最後に全域にまたがっ
て完成する。この場合、炉内雰囲気はアルゴンが良く、
成長の始点となる結晶核は、溝を介して接触しているｓ
−８ｉがその役割を果している。
灯せしめるにあたって、ウェハーの一番端部及び中央の
ランプ１００ （ｌを定格の約２割増加の過入力点灯せ
しめ、他は定格通りの点灯をせしめると、ウニノ・−上
のα〜ｓｉＯ層の温度分布は、図中に表示した如く、１
１００′Ｃ〜１４８０’Ｃにまたがって波板状の分布を
形成させることができる。したがって、ウェハーを、隣
のランプ１００ （Ｌ−４で、比較的少ない距離を、矢
印方向へ、つまり、ランプの管軸と直角方向、別の言い
方をすると、波板の波の進む方向、波方向へ移動させる
だけで、エピタキシアル成長させるべきα−８ｔの層の
全域をエピタキシアル成長させることができる。つまり
、ゾーンメルティングやゾーンリファイニング操作のよ
うに、エピタキシアル成長は、ウェハーの走行ニ応じて
、過入力点灯しているランプ１００αの直下に到達する
順に、部分的に少しずつ進行し、最後に全域にまたがっ
て完成する。この場合、炉内雰囲気はアルゴンが良く、
成長の始点となる結晶核は、溝を介して接触しているｓ
−８ｉがその役割を果している。
上記エピタキシアル成長は、シリコンの融点近傍で行う
のが良く、全域同時に、長時間、１１００°Ｃ〜１４８
０°Ｃに昇温すると、ウェハーが熔融したり、「反り」
などが生ずる欠点があるが、ゾーンリファイニングのよ
うな方法で進行させると、ウェハーを損傷させず、「反
り」なども生ずることなくα−８ｉの層の全域のエピタ
キシアル成長が完成し、しかも成長ムラもない。温度制
御の方は、ランプの消費電力、ランプ間の相互距離、ラ
ンプとウェハーの離間距離等で１１００’Ｃ〜１４８０
’Ｃの範囲で比較的自由に選択でき、全域を同時に、
室温から直接成長温度に昇温させるよりも昇温ムラによ
る成長ムラ、ウェハーの変形が少ないものが得られる。
のが良く、全域同時に、長時間、１１００°Ｃ〜１４８
０°Ｃに昇温すると、ウェハーが熔融したり、「反り」
などが生ずる欠点があるが、ゾーンリファイニングのよ
うな方法で進行させると、ウェハーを損傷させず、「反
り」なども生ずることなくα−８ｉの層の全域のエピタ
キシアル成長が完成し、しかも成長ムラもない。温度制
御の方は、ランプの消費電力、ランプ間の相互距離、ラ
ンプとウェハーの離間距離等で１１００’Ｃ〜１４８０
’Ｃの範囲で比較的自由に選択でき、全域を同時に、
室温から直接成長温度に昇温させるよりも昇温ムラによ
る成長ムラ、ウェハーの変形が少ないものが得られる。
そして、ウェハーの移動速度は、成長温度として、融点
近傍の１４１０°Ｃ〜１４８０°Ｃを選ぶ関係で、０．
１ ｃｍ ／秒以上の速度で過大カランブ１００αの直
下を通過させるのが良く、それより遅いと過剰加熱部分
が生じたり、ウェハーを損傷するので好ましくない。
近傍の１４１０°Ｃ〜１４８０°Ｃを選ぶ関係で、０．
１ ｃｍ ／秒以上の速度で過大カランブ１００αの直
下を通過させるのが良く、それより遅いと過剰加熱部分
が生じたり、ウェハーを損傷するので好ましくない。
捷だ、熔融表面が表面張力により盛りあがり、それがそ
のまま冷却し、表面に凹凸が生ずる欠点も現われてくる
。ただし、あまり早いと、成長が不十分な区域が生ずる
ことがあり、移動速度の上限は８ ｃｍ ７秒にした方
が良い。
のまま冷却し、表面に凹凸が生ずる欠点も現われてくる
。ただし、あまり早いと、成長が不十分な区域が生ずる
ことがあり、移動速度の上限は８ ｃｍ ７秒にした方
が良い。
ところで、本発明の方法においては、加熱源として、点
灯・消灯、定格点灯・過入力点灯いずれの切り替え作業
に応じて殆んど瞬時に全放射光が追随して変化する管状
ランプを利用するものであるから、温度の制御が容易に
実行できること、ランプであるので加熱源が劣化しても
交換や保守も容易、ウェハーの汚染もなく、「反り」等
の変形防止にも極めて有利である。前記実施例では、ハ
ロゲン白熱電球を示したが、キセノンロングアークラン
プの如き放電灯を利用しても、同じ利点を有する。
灯・消灯、定格点灯・過入力点灯いずれの切り替え作業
に応じて殆んど瞬時に全放射光が追随して変化する管状
ランプを利用するものであるから、温度の制御が容易に
実行できること、ランプであるので加熱源が劣化しても
交換や保守も容易、ウェハーの汚染もなく、「反り」等
の変形防止にも極めて有利である。前記実施例では、ハ
ロゲン白熱電球を示したが、キセノンロングアークラン
プの如き放電灯を利用しても、同じ利点を有する。
本発明は以上の説明からも理解できるように、ウェハー
上のアモルファスシリコンモジくハ多結晶シリコンをエ
ピタキシアル成長させる方法において、 （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシアル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、平面内に配置し、 （ロ）シリコンの表面が１１００’Ｃ〜１４８０”Ｃの
温度範囲で、波板状の温度分布を有する如く管状ランプ
を点灯し、 （ハ）シリコンを、波方向に、管状ランプに対して相対
的に少なくとも０．１ｃｍ／秒以上の速度で移動させる
、 ことによって、比較的短時間で、しかもウェハー上のα
−３ｉの全域を、成長ムラなく、しかもウェハーを損傷
させることなくエピタキシアル成長させるものであり、
反り、汚染もない成長方法が掃供できる。
上のアモルファスシリコンモジくハ多結晶シリコンをエ
ピタキシアル成長させる方法において、 （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシアル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、平面内に配置し、 （ロ）シリコンの表面が１１００’Ｃ〜１４８０”Ｃの
温度範囲で、波板状の温度分布を有する如く管状ランプ
を点灯し、 （ハ）シリコンを、波方向に、管状ランプに対して相対
的に少なくとも０．１ｃｍ／秒以上の速度で移動させる
、 ことによって、比較的短時間で、しかもウェハー上のα
−３ｉの全域を、成長ムラなく、しかもウェハーを損傷
させることなくエピタキシアル成長させるものであり、
反り、汚染もない成長方法が掃供できる。
第１図は、本発明に使用する管状ランプの一例の説明図
、第２図は、本発明を実行するための加熱炉の一例の要
部及びα−８ｉｋの温度分布の説明図、第３図はウェハ
ーの説明図、第４図は、ウェハーの拡大説明図である。 図において、１００は管状ランプ、８はウェハー、９は
ミラー、１０は絶縁層、１１はα−８ｉの層、１２は溝
を夫々示す。 特許出願人
、第２図は、本発明を実行するための加熱炉の一例の要
部及びα−８ｉｋの温度分布の説明図、第３図はウェハ
ーの説明図、第４図は、ウェハーの拡大説明図である。 図において、１００は管状ランプ、８はウェハー、９は
ミラー、１０は絶縁層、１１はα−８ｉの層、１２は溝
を夫々示す。 特許出願人
Claims (1)
- 【特許請求の範囲】 ウェハー上のアモルファスシリコンもしくハ多結晶シリ
コンをエピタキシアル成長させる方法において、 （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシアル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、平面内に配置し、 ←）シリコンの表面が１１ＱＯ″Ｃ〜１４８０″Ｃの温
度範囲＼ で波板状の温度分布を有する如く管状ランプを点灯し、 （ハ）シリコンを波方向に、管状ランプに対して相対的
に少なくとも０．１（７）７秒以上の速度で移動させる
、 工程を含むことを特徴とする、ウェハー上のアモルファ
スシリコンモジくハ多結晶シリコンをエピタキシアル成
長させる方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144696A JPS5943813B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144696A JPS5943813B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846624A true JPS5846624A (ja) | 1983-03-18 |
| JPS5943813B2 JPS5943813B2 (ja) | 1984-10-24 |
Family
ID=15368138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144696A Expired JPS5943813B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943813B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831248A (en) * | 1996-05-23 | 1998-11-03 | Sharp Kabushiki Kaisha | Heat-controlling device |
| JP2009164321A (ja) * | 2008-01-04 | 2009-07-23 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置の製造方法とその製造装置、結晶化方法、結晶化装置、半導体装置及び表示装置 |
-
1981
- 1981-09-16 JP JP56144696A patent/JPS5943813B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831248A (en) * | 1996-05-23 | 1998-11-03 | Sharp Kabushiki Kaisha | Heat-controlling device |
| JP2009164321A (ja) * | 2008-01-04 | 2009-07-23 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置の製造方法とその製造装置、結晶化方法、結晶化装置、半導体装置及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5943813B2 (ja) | 1984-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5304357A (en) | Apparatus for zone melting recrystallization of thin semiconductor film | |
| JPS5939711A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| TW201009901A (en) | Filament lamp and light irradiation heat treatment device | |
| JP2011103476A (ja) | ヒータランプを備えた加熱装置 | |
| JPS5943809B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5846624A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| US4578144A (en) | Method for forming a single crystal silicon layer | |
| JPS5943808B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS58147024A (ja) | ラテラルエピタキシヤル成長法 | |
| JPS5846622A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943814B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPH11228285A (ja) | 単結晶の製造方法及び装置 | |
| JPS5846620A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JP2550344B2 (ja) | 赤外線加熱単結晶製造装置 | |
| JPS5846623A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS61116820A (ja) | 半導体のアニ−ル方法 | |
| JPS5846621A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPH0521339A (ja) | 薄膜半導体装置とその製法 | |
| JPS6088423A (ja) | ウエハ−のエピタキシヤル成長法 | |
| JPH07315979A (ja) | 赤外線加熱単結晶製造装置 | |
| JP2982642B2 (ja) | 赤外線加熱単結晶製造装置 | |
| JP2003059855A (ja) | 光照射式加熱処理装置 | |
| JP2001110723A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP3074131U (ja) | 単結晶育成装置 | |
| JPS59147425A (ja) | 半導体結晶膜の形成方法 |