JPS5943813B2 - ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 - Google Patents
ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法Info
- Publication number
- JPS5943813B2 JPS5943813B2 JP56144696A JP14469681A JPS5943813B2 JP S5943813 B2 JPS5943813 B2 JP S5943813B2 JP 56144696 A JP56144696 A JP 56144696A JP 14469681 A JP14469681 A JP 14469681A JP S5943813 B2 JPS5943813 B2 JP S5943813B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- lamp
- parallel
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明はウェハー上のアモルファスシリコンもしくは多
結晶シリコンをエピタキシャル成長させる方法に関する
。
結晶シリコンをエピタキシャル成長させる方法に関する
。
上記方法については、既にいくつかの文献に紹介されて
いるところであるが、従来最も一般的な方法は、厚さ4
000人のアモルファスシリコン(以下α−Si)の層
を、例えば600℃の電気炉で約80分間加熱する電気
炉法であるが、比較的長い時間の加熱なので、生産性の
点で実用的でない。
いるところであるが、従来最も一般的な方法は、厚さ4
000人のアモルファスシリコン(以下α−Si)の層
を、例えば600℃の電気炉で約80分間加熱する電気
炉法であるが、比較的長い時間の加熱なので、生産性の
点で実用的でない。
また、温度を上げることにより結晶成長速度は上昇する
が、シリコンのウェハーに「反り」が発生したり、汚染
されたり、したがつて生産の歩留が悪い等の欠点があり
、最近ではレーザビームで短時間照射する方法が研究さ
れている。
が、シリコンのウェハーに「反り」が発生したり、汚染
されたり、したがつて生産の歩留が悪い等の欠点があり
、最近ではレーザビームで短時間照射する方法が研究さ
れている。
しかしながら、このレーザビームによる方法の場合は、
小さなビームスポットでα−Siの層を走査する関係で
、走査線と走査線との間に生ずる境界区域に成長ムラが
生じたり、走査線の間隔を小さくすれば時間がかかるう
えに過剰加熱部分が生じたりする欠点が指摘されている
。そのため、最も新しいIC回路方式と言われる「三次
元積層型IC回路」の生産には使用できないとされてい
る。本発明の目的は、ウェハー上のアモルファスシリコ
ンもしくは多結晶シリコンをエピタキシャル成長させる
方法において、比較的短時間で、しかもウェハーを損傷
させることなくα−Siの全域を成長ムラなく実行する
新規な方法を提供することにあり、その特徴とするとこ
ろは、イ)複数の管状ランプを管軸を平行もしくはほぼ
平行にして、エピタキシャル成長させるべきシリコンの
通路に対して平行もしくはほぼ平行な、平面内に配置し
、(ロ)シリコンの表面が1100℃〜1480℃の温
度範囲で波板状の温度分布を有する如く管状ランプを点
灯し、←→ シリコンを波方向に管状ランプに対して相
対的に少なくともO、1cwL/秒以上の速度で移動さ
せる、工程を含むことにある。
小さなビームスポットでα−Siの層を走査する関係で
、走査線と走査線との間に生ずる境界区域に成長ムラが
生じたり、走査線の間隔を小さくすれば時間がかかるう
えに過剰加熱部分が生じたりする欠点が指摘されている
。そのため、最も新しいIC回路方式と言われる「三次
元積層型IC回路」の生産には使用できないとされてい
る。本発明の目的は、ウェハー上のアモルファスシリコ
ンもしくは多結晶シリコンをエピタキシャル成長させる
方法において、比較的短時間で、しかもウェハーを損傷
させることなくα−Siの全域を成長ムラなく実行する
新規な方法を提供することにあり、その特徴とするとこ
ろは、イ)複数の管状ランプを管軸を平行もしくはほぼ
平行にして、エピタキシャル成長させるべきシリコンの
通路に対して平行もしくはほぼ平行な、平面内に配置し
、(ロ)シリコンの表面が1100℃〜1480℃の温
度範囲で波板状の温度分布を有する如く管状ランプを点
灯し、←→ シリコンを波方向に管状ランプに対して相
対的に少なくともO、1cwL/秒以上の速度で移動さ
せる、工程を含むことにある。
以下、実施例を参照しながら本発明を説明する。
第1図は、本発明に使用する管状ランプの一例の説明図
であつて、具体的には定格消費電力1kWのハロゲン白
熱電球である。図において、1はバルブ、2はシール部
、3は、シール部に埋設された金属箔、4及び5は、前
記箔から導出される外導線及び内導線であり、内導線5
,5間には、管軸に沿つて最さ約16CITLのフイラ
メント6が張架されている。7は、フイラメント6を管
軸に支えるためのアンカーであり、バルブ内には稀ガス
と共に微量のハロゲンを含み、上記電球は小型長寿命の
特性を有するものとして知られている。
であつて、具体的には定格消費電力1kWのハロゲン白
熱電球である。図において、1はバルブ、2はシール部
、3は、シール部に埋設された金属箔、4及び5は、前
記箔から導出される外導線及び内導線であり、内導線5
,5間には、管軸に沿つて最さ約16CITLのフイラ
メント6が張架されている。7は、フイラメント6を管
軸に支えるためのアンカーであり、バルブ内には稀ガス
と共に微量のハロゲンを含み、上記電球は小型長寿命の
特性を有するものとして知られている。
第2図は、上記管状ランプ100の複数を、管軸を平行
にして、エピタキシャル成長させるべきα−Siの層を
具えたウエハ一8の通路Pに対して平行な、平面S内に
配置し、上方をミラー9で覆つた、本発明方法を実施す
るための加熱炉の一例の要部及びα−Si上の温度分布
の説明図である。図示の如く、ウエハ一8は、管状ラン
プ100の管軸に対して直角方向(矢印方向)に走行す
るものである。第3図は、エピタキシャル成長させるべ
きα−Siの層を具えたウエハ一8の一例の説明図であ
つて、具体的には、ウエハ一は単結晶シリコン(以下s
−Si)、10は、例えばSiO2やSl3N4の如き
絶縁層、11はα−Slの層であり、厚みは夫々約0.
5m1L.約0.2μm、約1μmで、ウエハ一8の直
径は約10(177!である。
にして、エピタキシャル成長させるべきα−Siの層を
具えたウエハ一8の通路Pに対して平行な、平面S内に
配置し、上方をミラー9で覆つた、本発明方法を実施す
るための加熱炉の一例の要部及びα−Si上の温度分布
の説明図である。図示の如く、ウエハ一8は、管状ラン
プ100の管軸に対して直角方向(矢印方向)に走行す
るものである。第3図は、エピタキシャル成長させるべ
きα−Siの層を具えたウエハ一8の一例の説明図であ
つて、具体的には、ウエハ一は単結晶シリコン(以下s
−Si)、10は、例えばSiO2やSl3N4の如き
絶縁層、11はα−Slの層であり、厚みは夫々約0.
5m1L.約0.2μm、約1μmで、ウエハ一8の直
径は約10(177!である。
ここで、絶縁層10には、第4図に拡大図示した如く、
巾数μm程度の溝12が、約50〜500μmの間隔で
設けられてεり、α−Si層11とウエハ一8とは溝1
2を介して接触している。したがつて、α−Siの層を
エピタキシャル成長させた場合、s−Siの層が、絶縁
層10を介して「積層」されたものとなる。三次元積層
型1C回路の製造に際しては適宜絶縁層内にスルーホー
ルを設け上下のs−Si層を電気的に接続して、三次元
積層型IC回路の製作が可能となる。さて、ウエハ一8
を加熱炉に捜入し、ランプ100を点灯せしめるにあた
つて、ウエハ一の一番端部及び中央のランプ100aを
定格の約2割増加の過入力点灯せしめ、他は定格通りの
点灯をせしめると、ウエハ一上のα−Siの層の温度分
布は、図中に表示した如く、1100℃〜1480℃に
またがつて波板状の分布を形成させることができる。
巾数μm程度の溝12が、約50〜500μmの間隔で
設けられてεり、α−Si層11とウエハ一8とは溝1
2を介して接触している。したがつて、α−Siの層を
エピタキシャル成長させた場合、s−Siの層が、絶縁
層10を介して「積層」されたものとなる。三次元積層
型1C回路の製造に際しては適宜絶縁層内にスルーホー
ルを設け上下のs−Si層を電気的に接続して、三次元
積層型IC回路の製作が可能となる。さて、ウエハ一8
を加熱炉に捜入し、ランプ100を点灯せしめるにあた
つて、ウエハ一の一番端部及び中央のランプ100aを
定格の約2割増加の過入力点灯せしめ、他は定格通りの
点灯をせしめると、ウエハ一上のα−Siの層の温度分
布は、図中に表示した如く、1100℃〜1480℃に
またがつて波板状の分布を形成させることができる。
したがつて、ウエハ一を、隣のランプ100aまで、比
較的少ない距離を、矢印方向へ、つまり、ランプの管軸
と直角方向、別の言い方をすると、波板の波の進む方向
、波方向へ移動させるだけで、エピタキシャル成長させ
るべきα−Siの層の全域をエピタキシャル成長させる
ことができる。つまり、ゾーンメルテイングやゾーンリ
フアイニング操作のように、エピタキシャル成長は、ウ
エハ一の走行に応じて、過入力点灯しているランプ10
0aの直下に到達する順に、部分的に少しずつ進行し、
最後に全域にまたがつて完成する。この場合、炉内雰囲
気はアルゴンが良く、成長の始点となる結晶核は、溝を
介して接触しているSSiがその役割を果している。上
記エピタキシャル成長は、シリコンの融点近傍で行うの
が良く、全域同時に、長時間、1100℃〜1480℃
に昇温すると、ウエハ一が熔融したり、「反り」などが
生ずる欠点があるが、ゾーンリフアイニングのような方
法で進行させると、ウエハ一を損傷させず、「反り」な
ども生ずることなくα−Siの層の全域のエピタキシャ
ル成長が完成し、しかも成長ムラもない。
較的少ない距離を、矢印方向へ、つまり、ランプの管軸
と直角方向、別の言い方をすると、波板の波の進む方向
、波方向へ移動させるだけで、エピタキシャル成長させ
るべきα−Siの層の全域をエピタキシャル成長させる
ことができる。つまり、ゾーンメルテイングやゾーンリ
フアイニング操作のように、エピタキシャル成長は、ウ
エハ一の走行に応じて、過入力点灯しているランプ10
0aの直下に到達する順に、部分的に少しずつ進行し、
最後に全域にまたがつて完成する。この場合、炉内雰囲
気はアルゴンが良く、成長の始点となる結晶核は、溝を
介して接触しているSSiがその役割を果している。上
記エピタキシャル成長は、シリコンの融点近傍で行うの
が良く、全域同時に、長時間、1100℃〜1480℃
に昇温すると、ウエハ一が熔融したり、「反り」などが
生ずる欠点があるが、ゾーンリフアイニングのような方
法で進行させると、ウエハ一を損傷させず、「反り」な
ども生ずることなくα−Siの層の全域のエピタキシャ
ル成長が完成し、しかも成長ムラもない。
温度制御の方は、ランプの消費電力、ランプ間の相互距
離、ランプとウエハ一の離間距離等で1100℃〜14
80℃の範囲で比較的自由に選択でき、全域を同時に、
室温から直接成長温度に昇温させるよりも昇温ムラによ
る成長ムラ、ウエハ一の変形が少ないものが得られる。
そして、ウエハ一の移動速度は、成長温度として、融点
近傍の1410℃〜1480℃を選ぶ関係で、0.1C
rfL/秒以上の速度で過入力ランプ100aの直下を
通過させるのが良く、それより遅いと過剰加熱部分が生
じたり、ウエハ一を損傷するので好ましくない。また、
熔融表面が表面張力により盛りあがり、それがそのまま
冷却し、表面に凹凸が生ずる欠点も現われてくる。ただ
し、あまり早いと、成長が不十分な区域が生ずることが
あり、移動速度の上限は8CT1L/秒にした方が良い
。ところで、本発明の方法においては、加熱源として、
点灯・消灯、定格点灯・過入力点灯いずれの切り替え作
業に応じて殆んど瞬時に全放射光が追随して変化する管
状ランプを利用するものであるから、温度の制御が容易
に実行できること、ランプであるので加熱源が劣化して
も交換や保守も容易、ウエハ一の汚染もなく、「反り」
等の変形防止にも極めて有利である。
離、ランプとウエハ一の離間距離等で1100℃〜14
80℃の範囲で比較的自由に選択でき、全域を同時に、
室温から直接成長温度に昇温させるよりも昇温ムラによ
る成長ムラ、ウエハ一の変形が少ないものが得られる。
そして、ウエハ一の移動速度は、成長温度として、融点
近傍の1410℃〜1480℃を選ぶ関係で、0.1C
rfL/秒以上の速度で過入力ランプ100aの直下を
通過させるのが良く、それより遅いと過剰加熱部分が生
じたり、ウエハ一を損傷するので好ましくない。また、
熔融表面が表面張力により盛りあがり、それがそのまま
冷却し、表面に凹凸が生ずる欠点も現われてくる。ただ
し、あまり早いと、成長が不十分な区域が生ずることが
あり、移動速度の上限は8CT1L/秒にした方が良い
。ところで、本発明の方法においては、加熱源として、
点灯・消灯、定格点灯・過入力点灯いずれの切り替え作
業に応じて殆んど瞬時に全放射光が追随して変化する管
状ランプを利用するものであるから、温度の制御が容易
に実行できること、ランプであるので加熱源が劣化して
も交換や保守も容易、ウエハ一の汚染もなく、「反り」
等の変形防止にも極めて有利である。
前記実施例では、ハロゲン白熱電球を示したが、キセノ
ンロングアークランプの如き放電灯を利用しても、同じ
利点を有する。本発明は以上の説明からも理解できるよ
うに、ウエハ一上のアモルフアスシリコンもしくは多結
晶シリコンをエピタキシャル成長させる方法において、
(イ)複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシャル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な平面内に配置し、(ロ
)シリコンの表面が1100はC〜1480℃の温度範
囲で、波板状の温度分布を有する如く管状ランプを点灯
し、(ハ)シリコンを、波方向に、管状ランプに対して
相対的に少なくとも0.1?/秒以上の速度で移動させ
る、ことによつて、比較的短時間で、しかもウエハ一上
のα−Siの全域を、成長ムラなく、しかもウエハ一を
損傷させることなくエピタキシャル成長させるものであ
り、反り、汚染もない成長方法が提供できる。
ンロングアークランプの如き放電灯を利用しても、同じ
利点を有する。本発明は以上の説明からも理解できるよ
うに、ウエハ一上のアモルフアスシリコンもしくは多結
晶シリコンをエピタキシャル成長させる方法において、
(イ)複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシャル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な平面内に配置し、(ロ
)シリコンの表面が1100はC〜1480℃の温度範
囲で、波板状の温度分布を有する如く管状ランプを点灯
し、(ハ)シリコンを、波方向に、管状ランプに対して
相対的に少なくとも0.1?/秒以上の速度で移動させ
る、ことによつて、比較的短時間で、しかもウエハ一上
のα−Siの全域を、成長ムラなく、しかもウエハ一を
損傷させることなくエピタキシャル成長させるものであ
り、反り、汚染もない成長方法が提供できる。
第1図は、本発明に使用する管状ランプの一例の説明図
、第2図は、本発明を実行するための加熱炉の一例の要
部及びα−Si上の温度分布の説明図、第3図はウエハ
一の説明図、第4図は、ウエハ一の拡大説明図である。 図において、100は管状ランプ、8はウエハ、9はミ
ラー、10は絶縁層、11はα−Slの層、12は溝を
夫々示す。
、第2図は、本発明を実行するための加熱炉の一例の要
部及びα−Si上の温度分布の説明図、第3図はウエハ
一の説明図、第4図は、ウエハ一の拡大説明図である。 図において、100は管状ランプ、8はウエハ、9はミ
ラー、10は絶縁層、11はα−Slの層、12は溝を
夫々示す。
Claims (1)
- 1 ウェハー上のアモルファスシリコンもしくは多結晶
シリコンをエピタキシャル成長させる方法において、(
イ)複数の管状ランプを管軸を平行もしくはほぼ平行に
して、エピタキシャル成長させるべきシリコンの通路に
対して平行もしくはほぼ平行な、平面内に配置し、(ロ
)シリコンの表面が1100℃〜1480℃の温度範囲
で波板状の温度分布を有する如く管状ランプを点灯し、
(ハ)シリコンを波方向に、管状ランプに対して相対的
に少なくとも0.1cm/秒以上の速度で移動させる、
工程を含むことを特徴とする、ウェハー上のアモルファ
スシリコンもしくは多結晶シリコンをエピタキシアル成
長させる方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56144696A JPS5943813B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56144696A JPS5943813B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5846624A JPS5846624A (ja) | 1983-03-18 |
JPS5943813B2 true JPS5943813B2 (ja) | 1984-10-24 |
Family
ID=15368138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56144696A Expired JPS5943813B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5943813B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3224508B2 (ja) * | 1996-05-23 | 2001-10-29 | シャープ株式会社 | 加熱制御装置 |
JP2009164321A (ja) * | 2008-01-04 | 2009-07-23 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置の製造方法とその製造装置、結晶化方法、結晶化装置、半導体装置及び表示装置 |
-
1981
- 1981-09-16 JP JP56144696A patent/JPS5943813B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5846624A (ja) | 1983-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100859401B1 (ko) | 히터 및 히터를 구비한 가열 장치 | |
US4482395A (en) | Semiconductor annealing device | |
JP4692249B2 (ja) | フィラメントランプ | |
JPS5939711A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
KR101195666B1 (ko) | 필라멘트 램프 및 광 조사식 가열 처리 장치 | |
JPS5943809B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943813B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
US4578144A (en) | Method for forming a single crystal silicon layer | |
JPS5943808B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943814B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5948533B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943811B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943812B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
KR100569118B1 (ko) | 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법 | |
JPH0419698B2 (ja) | ||
JP2007012846A (ja) | 光照射式加熱装置および光照射式加熱方法 | |
JPS5943810B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS6226572B2 (ja) | ||
JPS6226571B2 (ja) | ||
JP3876665B2 (ja) | 光照射式加熱処理装置 | |
JPS6088423A (ja) | ウエハ−のエピタキシヤル成長法 | |
JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
JPH07315979A (ja) | 赤外線加熱単結晶製造装置 | |
JP5041332B2 (ja) | フィラメントランプ | |
JPS6251179A (ja) | 赤外線集中加熱炉用ランプ |