JPS5943811B2 - ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 - Google Patents
ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法Info
- Publication number
- JPS5943811B2 JPS5943811B2 JP56144694A JP14469481A JPS5943811B2 JP S5943811 B2 JPS5943811 B2 JP S5943811B2 JP 56144694 A JP56144694 A JP 56144694A JP 14469481 A JP14469481 A JP 14469481A JP S5943811 B2 JPS5943811 B2 JP S5943811B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- tubular
- lamp
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明はウェハー土のアモルファスシリコンもしくは多
結晶シリコンをエピタキシャル成長させる方法に関する
。
結晶シリコンをエピタキシャル成長させる方法に関する
。
上記方法については、既にいくつかの文献に紹介されて
いるところであるが、従来最も一般的な方法は、厚さ４
０００Ａのアモルファスシリコン（以下α−Ｓｉ）の層
を、例えば６００℃の電気炉で約８０分間加熱する電気
炉法であるが、比較的長い時間の加熱なので、生産性の
点で実用的でない。
いるところであるが、従来最も一般的な方法は、厚さ４
０００Ａのアモルファスシリコン（以下α−Ｓｉ）の層
を、例えば６００℃の電気炉で約８０分間加熱する電気
炉法であるが、比較的長い時間の加熱なので、生産性の
点で実用的でない。
また、温度を上けることにより結晶成長速度は上昇する
が、シリコンのウェハーに「反り」が発生したり、汚染
されたり、したがつて生産の歩留が悪い等の欠点があり
、最近ではレーザビームで短時間照射す方法が研究され
ている。
が、シリコンのウェハーに「反り」が発生したり、汚染
されたり、したがつて生産の歩留が悪い等の欠点があり
、最近ではレーザビームで短時間照射す方法が研究され
ている。
しかしながら、このレーザビームによる方法の場合は、
小さなビームスポットでα−Ｓｉの層を走査する関係で
、走査線と走査線との間に生する境界区域に成長ムラが
生じたり、走査線の間隔を小さくすれば時間がかかるう
えに過剰加熱部分が生じたりする欠点が指摘されている
。そのため、最も新しいＩＣ回路方式と言われる「三次
元積層型ＩＣ回路」の生産には使用できないとされてい
る。本発明の目的は、ウェハー上のアモルファスシリコ
ンもしくは多結晶シリコンをエピタキシャル成長させる
方法において、比較的短時間で、しかもウェハーを損傷
させることなくα−Ｓｉの全域を成長ムラなく実行する
新規な方法を提供することにあり、その特徴とするとこ
ろは、（イ）複数の管状ランプを管軸を平行もしくはほ
ぼ平行にして、エピタキシャル成長させるべきシリコン
の通路に対して平行もしくはほぼ平行な、かつ該通路を
挟む位置の２つの平面内に配置し、（口）シリコンの表
面が１１０００Ｃ〜１４００℃の温度に加熱されるよう
、一方の平面内の管状ランプを少なくとも４秒間以上点
灯し、（ノ１ 他方の平面内の管状ランプの少なくとも
１本を点灯して、シリコンの表面の一部を局部的に１４
１『Ｃ〜１４８０／Ｃに昇温せしめ、（ニ）シリコンを
、管状ランプの管軸に対して直角方向に、管状ランプに
対して相対的に少なくとも０．１（Ｖ７！／秒以上の速
度で移動させる、工程を含むことにある。
小さなビームスポットでα−Ｓｉの層を走査する関係で
、走査線と走査線との間に生する境界区域に成長ムラが
生じたり、走査線の間隔を小さくすれば時間がかかるう
えに過剰加熱部分が生じたりする欠点が指摘されている
。そのため、最も新しいＩＣ回路方式と言われる「三次
元積層型ＩＣ回路」の生産には使用できないとされてい
る。本発明の目的は、ウェハー上のアモルファスシリコ
ンもしくは多結晶シリコンをエピタキシャル成長させる
方法において、比較的短時間で、しかもウェハーを損傷
させることなくα−Ｓｉの全域を成長ムラなく実行する
新規な方法を提供することにあり、その特徴とするとこ
ろは、（イ）複数の管状ランプを管軸を平行もしくはほ
ぼ平行にして、エピタキシャル成長させるべきシリコン
の通路に対して平行もしくはほぼ平行な、かつ該通路を
挟む位置の２つの平面内に配置し、（口）シリコンの表
面が１１０００Ｃ〜１４００℃の温度に加熱されるよう
、一方の平面内の管状ランプを少なくとも４秒間以上点
灯し、（ノ１ 他方の平面内の管状ランプの少なくとも
１本を点灯して、シリコンの表面の一部を局部的に１４
１『Ｃ〜１４８０／Ｃに昇温せしめ、（ニ）シリコンを
、管状ランプの管軸に対して直角方向に、管状ランプに
対して相対的に少なくとも０．１（Ｖ７！／秒以上の速
度で移動させる、工程を含むことにある。
以下、実施例を参照しながら本発明を説明する。
第１図は、本発明に使用する管状ランプの一例の説明図
であつて、具体的には定格消費電力１ＫＷ．のハロゲン
白熱電球である。図において、１はバルブ、２はシール
部、３は、シール部に埋設された金属箔、４及び５は、
前記箔から導出される外導線及び内導線であり、内導線
５，５間には、管軸に沿つて長さ約１６ｃ７ｎのフイラ
メント６が張架されている。７は、フイラメント６を管
軸に支えるためのアンカーであり、バルブ内には稀ガス
と共に微量のハロゲンを含み、上記電球は小型長寿命の
特性を有するものとして知られている。
であつて、具体的には定格消費電力１ＫＷ．のハロゲン
白熱電球である。図において、１はバルブ、２はシール
部、３は、シール部に埋設された金属箔、４及び５は、
前記箔から導出される外導線及び内導線であり、内導線
５，５間には、管軸に沿つて長さ約１６ｃ７ｎのフイラ
メント６が張架されている。７は、フイラメント６を管
軸に支えるためのアンカーであり、バルブ内には稀ガス
と共に微量のハロゲンを含み、上記電球は小型長寿命の
特性を有するものとして知られている。
第２図は、上記管状ランプ１００の複数を、管軸を平行
にして、エピタキシャル成長させるべきα−Ｓｉの層を
具えたウエハ一８の通路Ｐに対して平行な、かつ該通路
を挟む位置の２つの平面Ｓｌ，Ｓ２内に配置し、上方及
び下方をミラー９で覆つた、本発明方法を実施するため
の加熱炉の一例の要部の説明図である。図示の如く、ウ
エハ一８は、管状ランプ１００の管軸に対して直角方向
（矢印方向）に走行するものである。第３図は、エピタ
キシャル成長させるべきα一Ｓｉの層を具えたウエハ一
８の一例の説明図であつて、具体的には、ウエハ一は単
結晶シリコン（以下Ｓ−Ｓｌ）、１０は、例えばＳｌＯ
２やＳｌ３Ｎ４の如き絶縁層、１１はα−Ｓｉの層であ
り、厚みは夫々約０．５ｍｍ１約０，２μｍ１約１μｍ
で、ウエハ一８の直径は約１０？である。
にして、エピタキシャル成長させるべきα−Ｓｉの層を
具えたウエハ一８の通路Ｐに対して平行な、かつ該通路
を挟む位置の２つの平面Ｓｌ，Ｓ２内に配置し、上方及
び下方をミラー９で覆つた、本発明方法を実施するため
の加熱炉の一例の要部の説明図である。図示の如く、ウ
エハ一８は、管状ランプ１００の管軸に対して直角方向
（矢印方向）に走行するものである。第３図は、エピタ
キシャル成長させるべきα一Ｓｉの層を具えたウエハ一
８の一例の説明図であつて、具体的には、ウエハ一は単
結晶シリコン（以下Ｓ−Ｓｌ）、１０は、例えばＳｌＯ
２やＳｌ３Ｎ４の如き絶縁層、１１はα−Ｓｉの層であ
り、厚みは夫々約０．５ｍｍ１約０，２μｍ１約１μｍ
で、ウエハ一８の直径は約１０？である。
ここで、絶縁層１０には、第４図に拡大図示した如く、
巾数μｍ程度の溝１２が、約５０〜５００μｍの間隔で
設けられており、α−Ｓｉ層１１とウエハ一８とは溝１
２を介して接触している。したがつて、α−Ｓｉの層を
エピタキシャル成長させた場合、Ｓ−Ｓｌの層が、絶縁
層１０を介して「積層」されたものとなる。三次元積層
型１Ｃ回路の製造に際しては適宜絶縁層内にスルーホー
ルを設け上下のｓ−Ｓｉ層を電気的に接続して、三次元
積層型Ｃ回路の製作が可能となる。さて、ウエハ一８を
加熱炉に挿人し、一方の平面Ｓ２内のランプ１００を点
灯せしめると、ウエハ一及びα−Ｓｉの層は３〜５秒程
度で１１００゜Ｃ〜１４００℃に略均一に昇温するので
、しばらくその温度で保持せしめ、後、他方の平面Ｓｌ
内の、ウエハ一の一番端部のランプ１００ａのみ点灯し
、その直下を、ウエハ一の全域が通過するようにウエハ
一を移動する。
巾数μｍ程度の溝１２が、約５０〜５００μｍの間隔で
設けられており、α−Ｓｉ層１１とウエハ一８とは溝１
２を介して接触している。したがつて、α−Ｓｉの層を
エピタキシャル成長させた場合、Ｓ−Ｓｌの層が、絶縁
層１０を介して「積層」されたものとなる。三次元積層
型１Ｃ回路の製造に際しては適宜絶縁層内にスルーホー
ルを設け上下のｓ−Ｓｉ層を電気的に接続して、三次元
積層型Ｃ回路の製作が可能となる。さて、ウエハ一８を
加熱炉に挿人し、一方の平面Ｓ２内のランプ１００を点
灯せしめると、ウエハ一及びα−Ｓｉの層は３〜５秒程
度で１１００゜Ｃ〜１４００℃に略均一に昇温するので
、しばらくその温度で保持せしめ、後、他方の平面Ｓｌ
内の、ウエハ一の一番端部のランプ１００ａのみ点灯し
、その直下を、ウエハ一の全域が通過するようにウエハ
一を移動する。
α−Ｓｉの層は、直下に来た部分のみ１４１『Ｃ〜１４
８０層Ｃになり、その部分がエピタキシャル成長させら
れる。つまり、ゾーンメルテイ〕ノグやゾーンリフアイ
ニング操作のように、エピタキシャル成長は、ウエハ一
の走行に応じて、点灯しているランプ１００ａの直下に
到達する順に、部分的に少しずつ進行し、最後に全域に
またがつて完成する。この場合、炉内雰囲気はアルゴン
が良く、成長の始点となる結晶核は、溝を介して接触し
ているｓ−Ｓｉがその役割を果している。上記エピタキ
シャル成長は、シリコンの融点近傍で行うのが良く、全
域同時に、長時間、１４１０゜Ｃ〜１４８『Ｃに昇温す
ると、ウエハ一が熔融したり、「反り］などが生ずる欠
点があるが、ゾーンリフアイニングのような方法で進行
させると、ウエハ一を損傷させず、「反り」なども生ず
ることなくα−Ｓｉの層の全域のエピタキシャル成長が
完成し、しかも成長ムラもない。
８０層Ｃになり、その部分がエピタキシャル成長させら
れる。つまり、ゾーンメルテイ〕ノグやゾーンリフアイ
ニング操作のように、エピタキシャル成長は、ウエハ一
の走行に応じて、点灯しているランプ１００ａの直下に
到達する順に、部分的に少しずつ進行し、最後に全域に
またがつて完成する。この場合、炉内雰囲気はアルゴン
が良く、成長の始点となる結晶核は、溝を介して接触し
ているｓ−Ｓｉがその役割を果している。上記エピタキ
シャル成長は、シリコンの融点近傍で行うのが良く、全
域同時に、長時間、１４１０゜Ｃ〜１４８『Ｃに昇温す
ると、ウエハ一が熔融したり、「反り］などが生ずる欠
点があるが、ゾーンリフアイニングのような方法で進行
させると、ウエハ一を損傷させず、「反り」なども生ず
ることなくα−Ｓｉの層の全域のエピタキシャル成長が
完成し、しかも成長ムラもない。
温度制御の方は、ランプの消費電力、ランプ間の相互距
離、ランプとウエハ一の離間距離等で１１００℃〜１４
８０℃の範囲で比較的自由に選択でき、上記、１１０『
Ｃ〜１４００℃に一時的に保持したのは、全域を同時に
、室温から直接成長温度に昇温させるよりも昇温ムラに
よる成長ムラ、ウエハ一の変形が少ないものが得られる
からであり、一種の「サーマルアシスト法」である。前
記の一時的保持時間は、少なくとも４秒以上あれば良い
。
離、ランプとウエハ一の離間距離等で１１００℃〜１４
８０℃の範囲で比較的自由に選択でき、上記、１１０『
Ｃ〜１４００℃に一時的に保持したのは、全域を同時に
、室温から直接成長温度に昇温させるよりも昇温ムラに
よる成長ムラ、ウエハ一の変形が少ないものが得られる
からであり、一種の「サーマルアシスト法」である。前
記の一時的保持時間は、少なくとも４秒以上あれば良い
。
そして、ウエハ一の移動速度は、成長温度として、融点
近傍の１４１０動Ｃ〜１４８０゜Ｃを選ぶ関係で、０．
１ｃｒＬ／秒以上の速度でランプ１００ａの直下を通過
させるのが良く、それより遅いと過剰加熱部分が生じた
り、ウエハ一を損傷するのが好ましくない。また、熔融
表面が表面張力により盛りあがり、それがそのまま冷却
し、表面に凹凸が生ずる欠点も現われてくる。ただし、
あまり早いと、成長が不十分な区域が生ずることがあり
、移動速度の上限は８ＣＴＩＬ／秒にした方が良い〜 ところで、本発明の方法においては、加熱源として、点
灯・消灯、定格点灯・過入力点灯いずれの切り替え作業
に応じて殆んど瞬時に全放射光が追随して変化する管状
ランプを利用するものであるから、温度の制御が容易に
実行できること、ランプであるので加熱源が劣化しても
交換や保守も容易、ウエハ一の汚染もなく、「反り」等
の変形防止にも極めて有利である。
近傍の１４１０動Ｃ〜１４８０゜Ｃを選ぶ関係で、０．
１ｃｒＬ／秒以上の速度でランプ１００ａの直下を通過
させるのが良く、それより遅いと過剰加熱部分が生じた
り、ウエハ一を損傷するのが好ましくない。また、熔融
表面が表面張力により盛りあがり、それがそのまま冷却
し、表面に凹凸が生ずる欠点も現われてくる。ただし、
あまり早いと、成長が不十分な区域が生ずることがあり
、移動速度の上限は８ＣＴＩＬ／秒にした方が良い〜 ところで、本発明の方法においては、加熱源として、点
灯・消灯、定格点灯・過入力点灯いずれの切り替え作業
に応じて殆んど瞬時に全放射光が追随して変化する管状
ランプを利用するものであるから、温度の制御が容易に
実行できること、ランプであるので加熱源が劣化しても
交換や保守も容易、ウエハ一の汚染もなく、「反り」等
の変形防止にも極めて有利である。
前記実施例では、ハロゲン白熱電球を示したが、キセノ
ンロングアークランプの如き放電灯を利用しても、同じ
利点を有する。本発明は以上の説明からも理解できるよ
うに、ウエハ一上のアモルフアスシリコンもしくは多結
晶シリコンをエピタキシャル成長させる方法において（
イ）複数の管状ランプを管軸を平行もしくはほぼ平行に
して、エピタキシャル成長させるべきシｊコンの通路に
対して平行もしくはほぼ平行な、かつ該通路を挟む位置
の２つの平面内に配置し、（０）シリコンの表面が１１
００面Ｃ〜１４００℃の温度に加熱されるよう、一方の
平面内の管状ランプを少なくとも４秒間以上点灯し、（
ハ）他方の平面内の管状ランプの少なくとも１本を点灯
して、シリコンの表面の一部を局部的に１４１『Ｃ〜１
４８０℃に昇温せしめ、（ニ）シリコンを、管状ランプ
の管軸に対して直角方向に、管状ランプに対して相対的
に少なくとも０．１ＣＴｒＬ／秒以−ヒの速度で移動さ
せる、ことによつて、比較的短時間で、しかもウエハ一
上のα−Ｓｉの全域を、成長ムラなく、しかもウエハ一
を損傷させることなくエピタキシャル成長させるもので
あり、反り、汚染もない成長方法が提供できる。
ンロングアークランプの如き放電灯を利用しても、同じ
利点を有する。本発明は以上の説明からも理解できるよ
うに、ウエハ一上のアモルフアスシリコンもしくは多結
晶シリコンをエピタキシャル成長させる方法において（
イ）複数の管状ランプを管軸を平行もしくはほぼ平行に
して、エピタキシャル成長させるべきシｊコンの通路に
対して平行もしくはほぼ平行な、かつ該通路を挟む位置
の２つの平面内に配置し、（０）シリコンの表面が１１
００面Ｃ〜１４００℃の温度に加熱されるよう、一方の
平面内の管状ランプを少なくとも４秒間以上点灯し、（
ハ）他方の平面内の管状ランプの少なくとも１本を点灯
して、シリコンの表面の一部を局部的に１４１『Ｃ〜１
４８０℃に昇温せしめ、（ニ）シリコンを、管状ランプ
の管軸に対して直角方向に、管状ランプに対して相対的
に少なくとも０．１ＣＴｒＬ／秒以−ヒの速度で移動さ
せる、ことによつて、比較的短時間で、しかもウエハ一
上のα−Ｓｉの全域を、成長ムラなく、しかもウエハ一
を損傷させることなくエピタキシャル成長させるもので
あり、反り、汚染もない成長方法が提供できる。
第１図は、本発明に使用する管状ランプの一例の説明図
、第２図は、本発明を実行するための加熱炉の一例の要
部の説明図、第３図はウエハ一の説明図、第４図は、ウ
エハ一の拡大説明図である。
、第２図は、本発明を実行するための加熱炉の一例の要
部の説明図、第３図はウエハ一の説明図、第４図は、ウ
エハ一の拡大説明図である。
Claims (1)
- １ ウェハー上のアモルファスシリコンもしくは多結晶
シリコンをエピタキシャル成長させる方法において、（
イ）複数の管状ランプを管軸を平行もしくはほぼ平行に
して、エピタキシャル成長させるべきシリコンの通路に
対して平行もしくはほぼ平行な、かつ該通路を挟む位置
の２つの平面内に配置し、（ロ）シリコンの表面が１１
００℃〜１４００℃の温度に加熱されるよう、一方の平
面内の管状ランプを少なくとも４秒間以上点灯し、（ハ
）他方の平面内の管状ランプの少なくとも１本を点灯し
てシリコンの表面の一部を局部的に１４１０℃〜１４８
０℃に昇温せしめ、（ニ）シリコンを、管状ランプの管
軸に対して直角方向に、管状ランプに対して相対的に少
なくとも０．１ｃｍ／秒以上の速度で移動させる、工程
を含むことを特徴とする、ウェハー上のアモルファスシ
リコンもしくは多結晶シリコンをエピタキシャル成長さ
せる方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144694A JPS5943811B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144694A JPS5943811B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846622A JPS5846622A (ja) | 1983-03-18 |
| JPS5943811B2 true JPS5943811B2 (ja) | 1984-10-24 |
Family
ID=15368092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144694A Expired JPS5943811B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943811B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59205711A (ja) * | 1983-03-31 | 1984-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1981
- 1981-09-16 JP JP56144694A patent/JPS5943811B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5846622A (ja) | 1983-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100859401B1 (ko) | 히터 및 히터를 구비한 가열 장치 | |
| JP4692249B2 (ja) | フィラメントランプ | |
| US4482395A (en) | Semiconductor annealing device | |
| KR101195666B1 (ko) | 필라멘트 램프 및 광 조사식 가열 처리 장치 | |
| US8014652B2 (en) | Filament lamp and light-irradiation-type heat treatment device | |
| JPS5939711A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| US8145045B2 (en) | Filament lamp and light irradiation heat treatment device | |
| JP2011103476A (ja) | ヒータランプを備えた加熱装置 | |
| US20080298786A1 (en) | Filament lamp and light irradiation type heat treatment device | |
| JPS5943809B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| US4578144A (en) | Method for forming a single crystal silicon layer | |
| JPS5943811B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943808B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5948533B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943813B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943814B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943812B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| KR100569118B1 (ko) | 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법 | |
| JPS5943810B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS6088423A (ja) | ウエハ−のエピタキシヤル成長法 | |
| JP2003059855A (ja) | 光照射式加熱処理装置 | |
| JP5041332B2 (ja) | フィラメントランプ |