JPS5943810B2 - ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 - Google Patents
ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法Info
- Publication number
- JPS5943810B2 JPS5943810B2 JP56144693A JP14469381A JPS5943810B2 JP S5943810 B2 JPS5943810 B2 JP S5943810B2 JP 56144693 A JP56144693 A JP 56144693A JP 14469381 A JP14469381 A JP 14469381A JP S5943810 B2 JPS5943810 B2 JP S5943810B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- wafer
- temperature
- lamps
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明はウェハー上のアモルファスシリコンもしくは多
結晶シリコンをエピタキシャル成長させる方法に関する
。
結晶シリコンをエピタキシャル成長させる方法に関する
。
上記方法については、既にいくつかの文献に紹介されて
いるところであるが、従来最も一般的な方法は、厚さ４
０００Ａのアルモフアスシリコン（以下α−Ｓｉ）の層
をζ例えば６００℃の電気炉で約８０分間加熱する電気
炉法であるが、比較的長い時間の加熱なので、生産性の
点で実用的でない。
いるところであるが、従来最も一般的な方法は、厚さ４
０００Ａのアルモフアスシリコン（以下α−Ｓｉ）の層
をζ例えば６００℃の電気炉で約８０分間加熱する電気
炉法であるが、比較的長い時間の加熱なので、生産性の
点で実用的でない。
また、温度を上げることにより結晶成長速度は上昇する
が、シリコンのウェハーに「反り」が発生したり、汚染
されたり、したがつて生産の歩留が悪い等の欠点があり
、最近ではレーザビームで短時間照射する方法が研究さ
れている。しかしながら、このレーザビームによる方法
の場合は、小さなビムスポツトでα−Ｓｉの層を走査す
る関係で、走査線と走査線との間に生する境界区域に成
長ムラが生じたり、走査線の間隔を小さくすれば時間が
かゝるうえに過剰加熱部分が生じたりする欠点が指摘さ
れている。そのため、最も新しいＩＣ回路方式と言われ
る「三次元積層型ＩＣ回路」の生産には使用できないと
されている。本発明の目的はウェハー上のアモルファス
シリコンもしくは多結晶シリコンをエピタキシャル成長
させる方法において、比較的短時間で、しかもウェハー
を損傷させることな＜α−Ｓｉの全域を成長ムラなく実
行する新規な方法を提供することにあり、その特徴とす
るところは、（イ）複数の管状ランプを管軸を平行もし
くはほぼ平行にして、エピタキシャル成長させるべきシ
リコンの通路に対して平行もしくはほぼ平行な、かつ該
通路を挟む位置の２つの平面内に配置し、回 シリコン
の表面が１１００℃〜１４００℃の温度に加熱されるよ
う、両方の平面内の管状ランプを少なくとも４秒間以上
点灯し、（ノ→ シリコンの表面に面する方の平面内の
管状ランブの少なくとも１本を過入力点灯して、シリコ
ンの表面の一部を局部的に１４１００Ｃ〜１４８０℃に
昇温せしめ、（ニ）その後、過入力点灯されるべき管状
ランプを隣接する順に切り換えてエピタキシャル成長さ
れるべき全域を１４１０℃〜１４８０℃に昇温させる、
工程を含むことにある。
が、シリコンのウェハーに「反り」が発生したり、汚染
されたり、したがつて生産の歩留が悪い等の欠点があり
、最近ではレーザビームで短時間照射する方法が研究さ
れている。しかしながら、このレーザビームによる方法
の場合は、小さなビムスポツトでα−Ｓｉの層を走査す
る関係で、走査線と走査線との間に生する境界区域に成
長ムラが生じたり、走査線の間隔を小さくすれば時間が
かゝるうえに過剰加熱部分が生じたりする欠点が指摘さ
れている。そのため、最も新しいＩＣ回路方式と言われ
る「三次元積層型ＩＣ回路」の生産には使用できないと
されている。本発明の目的はウェハー上のアモルファス
シリコンもしくは多結晶シリコンをエピタキシャル成長
させる方法において、比較的短時間で、しかもウェハー
を損傷させることな＜α−Ｓｉの全域を成長ムラなく実
行する新規な方法を提供することにあり、その特徴とす
るところは、（イ）複数の管状ランプを管軸を平行もし
くはほぼ平行にして、エピタキシャル成長させるべきシ
リコンの通路に対して平行もしくはほぼ平行な、かつ該
通路を挟む位置の２つの平面内に配置し、回 シリコン
の表面が１１００℃〜１４００℃の温度に加熱されるよ
う、両方の平面内の管状ランプを少なくとも４秒間以上
点灯し、（ノ→ シリコンの表面に面する方の平面内の
管状ランブの少なくとも１本を過入力点灯して、シリコ
ンの表面の一部を局部的に１４１００Ｃ〜１４８０℃に
昇温せしめ、（ニ）その後、過入力点灯されるべき管状
ランプを隣接する順に切り換えてエピタキシャル成長さ
れるべき全域を１４１０℃〜１４８０℃に昇温させる、
工程を含むことにある。
以下、実施例を参照しながら本発明を説明する。
第１図は、本発明に使用する管状ランプの一例の説明図
であつて、具体的には定格消費電力１ｋＷのハロゲン白
熱電球である。図において、１はバルブ、２はシール部
、３は、シール部に埋設された金属箔、４及び５は、前
記箔から導出される外導線及び内導線であり、内導線５
，５間には、管軸に沿つて長さ約１６ＣＴＩＬのフイラ
メント６が張架されている。７は、フイラメント６を管
軸に支えるためのアンカーであり、バルブ内には稀ガス
と共に微量のハロゲンを含み、上記電球は小型長寿命の
特性を有するものとして知られている。
であつて、具体的には定格消費電力１ｋＷのハロゲン白
熱電球である。図において、１はバルブ、２はシール部
、３は、シール部に埋設された金属箔、４及び５は、前
記箔から導出される外導線及び内導線であり、内導線５
，５間には、管軸に沿つて長さ約１６ＣＴＩＬのフイラ
メント６が張架されている。７は、フイラメント６を管
軸に支えるためのアンカーであり、バルブ内には稀ガス
と共に微量のハロゲンを含み、上記電球は小型長寿命の
特性を有するものとして知られている。
第２図は、上記管状ランプ１００の複数を、管軸を平行
にして、エピタキシャル成長させるべきα−Ｓｉの層を
具えたウエハ一８の通路上に対して平行な、かつ該通路
を挟む位置の２つの平面Ｓ，、Ｓ２内に配置し、上方及
び下方をミラー９で覆つた、本発明方法を実施するため
の加熱炉の一例の要部の説明図である。図において平面
Ｓ１とＳ２の間隔は６ＣＴＬである。第３図は、エピタ
キシャル成長させるべきα一Ｓｉの層を具えたウエハ一
８の一例の説明図であつて、具体的には、ウエハ一は単
結晶シリコン（以下Ｓ−Ｓｌ）、１０は、例えばＳ！０
２やＳｉ３Ｎ４の如き絶縁層、１１はα−Ｓｉの層であ
り、厚みは夫々約０．５１ｕ約０．２μｍ１約１μｍで
、ウエハ一８の直径は約１０Ｃ！！ｌである。
にして、エピタキシャル成長させるべきα−Ｓｉの層を
具えたウエハ一８の通路上に対して平行な、かつ該通路
を挟む位置の２つの平面Ｓ，、Ｓ２内に配置し、上方及
び下方をミラー９で覆つた、本発明方法を実施するため
の加熱炉の一例の要部の説明図である。図において平面
Ｓ１とＳ２の間隔は６ＣＴＬである。第３図は、エピタ
キシャル成長させるべきα一Ｓｉの層を具えたウエハ一
８の一例の説明図であつて、具体的には、ウエハ一は単
結晶シリコン（以下Ｓ−Ｓｌ）、１０は、例えばＳ！０
２やＳｉ３Ｎ４の如き絶縁層、１１はα−Ｓｉの層であ
り、厚みは夫々約０．５１ｕ約０．２μｍ１約１μｍで
、ウエハ一８の直径は約１０Ｃ！！ｌである。
こ＼で、絶縁層１０には、第４図に拡大図示した如く、
巾数μｍ程度の溝１２が、約５０〜５００μｍの間隔で
設けられており、α−Ｓｉ層１１とウエハ一８とは溝１
２を介して接触している。したがつて、α−Ｓｉの層を
エピタキシャル成長させた場合、Ｓ−Ｓｌの層が、絶縁
層１０を介して「積層」されたものとなる。三次元積層
型１Ｃ回路の製造に際しては適宜絶縁層内にスルーホー
ルを設け上下のＳ−Ｓｉ層を電気的に接続して、三次元
積層型ＩＣ回路の製作が可能となる。さて、ウエハ一８
を加熱炉に挿入し、両方の平面内のランプ１００を点灯
せしめると、ウエハ一及びα−Ｓｉの層は３〜５秒程度
で１１００′Ｃ〜１４００℃に略均一に昇温するので、
しばらくその温度で保持せしめ、後、他方の平面Ｓ，内
の、ウエハ一の一番端部のランプ１００ａのみ過入力点
灯し、順次隣接する右側のランプ（第２図参照）を切替
選択して過入力点灯すると、α−Ｓｌの層は、所定時間
の間だけ、右側から部分的に少しずつ１４１０間Ｃ〜１
４８０℃の温度になる。
巾数μｍ程度の溝１２が、約５０〜５００μｍの間隔で
設けられており、α−Ｓｉ層１１とウエハ一８とは溝１
２を介して接触している。したがつて、α−Ｓｉの層を
エピタキシャル成長させた場合、Ｓ−Ｓｌの層が、絶縁
層１０を介して「積層」されたものとなる。三次元積層
型１Ｃ回路の製造に際しては適宜絶縁層内にスルーホー
ルを設け上下のＳ−Ｓｉ層を電気的に接続して、三次元
積層型ＩＣ回路の製作が可能となる。さて、ウエハ一８
を加熱炉に挿入し、両方の平面内のランプ１００を点灯
せしめると、ウエハ一及びα−Ｓｉの層は３〜５秒程度
で１１００′Ｃ〜１４００℃に略均一に昇温するので、
しばらくその温度で保持せしめ、後、他方の平面Ｓ，内
の、ウエハ一の一番端部のランプ１００ａのみ過入力点
灯し、順次隣接する右側のランプ（第２図参照）を切替
選択して過入力点灯すると、α−Ｓｌの層は、所定時間
の間だけ、右側から部分的に少しずつ１４１０間Ｃ〜１
４８０℃の温度になる。
頂度、ゾーンメルテイングやゾーンリフアイニング操作
のように部分部分処理して行くものであつて、１４１０
０Ｃ〜１４８０℃に保たれる所定時間は、ランプの消費
電力、ランプ間の相互距離、ランプとウエハ一との離間
距離、切替選択速度によつて種々の値が選べるが、上記
ゾーンが少なくも０．１ＣＴｆＬ／秒以上で移動するよ
う順次切替選択する。この選択速度は、実際には加熱炉
が設計されれば実１験的に決めることができる。この場
合、炉内雰囲気はアルゴンが良く、成長の始点となる結
晶核は、溝を介して接触しているＳ−Ｓｉがその役割を
果している。上記エピタキルアル成長は、シリコンの融
点近傍で行うのが良く、全域同時に、長時間、１４１０
℃〜１４８０℃に昇温すると、ウエハ一が熔融したり、
「反り」などが生ずる欠点があるが、ゾーンリフアイニ
ングのような方法で進行させると、ウエハ一を損傷させ
ず、「反り」なども生ずることなくα−Ｓｉの層の全域
のエピタキシャル成長が完成し、しかも成長ムラもない
。
のように部分部分処理して行くものであつて、１４１０
０Ｃ〜１４８０℃に保たれる所定時間は、ランプの消費
電力、ランプ間の相互距離、ランプとウエハ一との離間
距離、切替選択速度によつて種々の値が選べるが、上記
ゾーンが少なくも０．１ＣＴｆＬ／秒以上で移動するよ
う順次切替選択する。この選択速度は、実際には加熱炉
が設計されれば実１験的に決めることができる。この場
合、炉内雰囲気はアルゴンが良く、成長の始点となる結
晶核は、溝を介して接触しているＳ−Ｓｉがその役割を
果している。上記エピタキルアル成長は、シリコンの融
点近傍で行うのが良く、全域同時に、長時間、１４１０
℃〜１４８０℃に昇温すると、ウエハ一が熔融したり、
「反り」などが生ずる欠点があるが、ゾーンリフアイニ
ングのような方法で進行させると、ウエハ一を損傷させ
ず、「反り」なども生ずることなくα−Ｓｉの層の全域
のエピタキシャル成長が完成し、しかも成長ムラもない
。
温度制御の方は、ランプの消費電力、ランプ間の相互距
離、ランプとウエハ一の離間距離等で１１００距Ｃ〜１
４８『Ｃの範囲で比較的自由に選択でき、上記、１１０
００Ｃ〜１４００℃に一時的に保持したのは、全域を同
時に、室温から直接成長温度に昇温させるよりも昇温１
・ラによる成長ムラ、ウエハ一の変形が少ないものが得
られるからであり、一種の「サーマルアシスト法」であ
る。前記の一時的保持時間は、少なくとも４秒以上あれ
ば良い。そして、ゾーンの移動速度は、成長温度として
、融点近傍の１４１『Ｃ−１４８０℃を選ぶ関係で、０
．１ＣＴｎ／秒以上の速度になるように過入カランプ１
００ａを隣接する順に切り替え選択するのが良く、それ
より遅いと過剰加熱部分が生じたり、ウエハ一を損傷す
るので好ましくない。また、熔融表面が表面張力により
盛りあがり、それがそのまま冷却し、表面に凹凸が生ず
る欠点も現われてくる。たゾし、あまり早いと、成長が
不十分な区域が生ずることがあり、移動速度の上限は８
ＣＴＩＬ／秒にした方が良い。ところで、本発明の方法
においては、加熱源として、点灯・消灯、定格点灯・過
入力点灯いづれの切り替え作業に応じて殆んど瞬時に全
放射光が追随して変化する管状ランプを利用するもので
あるから、温度の制御が容易に実行できること、ランプ
であるので加熱源が劣化しても交換や保守も容易、ウエ
ハ一の汚染もなく、［反り」等の変形防止にも極めて有
利である。
離、ランプとウエハ一の離間距離等で１１００距Ｃ〜１
４８『Ｃの範囲で比較的自由に選択でき、上記、１１０
００Ｃ〜１４００℃に一時的に保持したのは、全域を同
時に、室温から直接成長温度に昇温させるよりも昇温１
・ラによる成長ムラ、ウエハ一の変形が少ないものが得
られるからであり、一種の「サーマルアシスト法」であ
る。前記の一時的保持時間は、少なくとも４秒以上あれ
ば良い。そして、ゾーンの移動速度は、成長温度として
、融点近傍の１４１『Ｃ−１４８０℃を選ぶ関係で、０
．１ＣＴｎ／秒以上の速度になるように過入カランプ１
００ａを隣接する順に切り替え選択するのが良く、それ
より遅いと過剰加熱部分が生じたり、ウエハ一を損傷す
るので好ましくない。また、熔融表面が表面張力により
盛りあがり、それがそのまま冷却し、表面に凹凸が生ず
る欠点も現われてくる。たゾし、あまり早いと、成長が
不十分な区域が生ずることがあり、移動速度の上限は８
ＣＴＩＬ／秒にした方が良い。ところで、本発明の方法
においては、加熱源として、点灯・消灯、定格点灯・過
入力点灯いづれの切り替え作業に応じて殆んど瞬時に全
放射光が追随して変化する管状ランプを利用するもので
あるから、温度の制御が容易に実行できること、ランプ
であるので加熱源が劣化しても交換や保守も容易、ウエ
ハ一の汚染もなく、［反り」等の変形防止にも極めて有
利である。
前記実施例では、ハロゲン白熱電球を示したが、キセノ
ンロングアークランプの如き放電灯を利用しても、同じ
利点を有する。本発明は以上の説明からも理解できるよ
うに、ウエハ一上のアモルフアスシリコンもしくは多結
晶シリコンをエピタキシャル成長させる方法にお０）て
） （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシャル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、かつ該通路を挟む位
置の２つの平面内に配置し、（ロ）シリコンの表面が１
１０００Ｃ〜１４００℃の温度に加熱されるよう、両方
の平面内の管状ランプを少なくとも４秒間以上点灯し、
（ハ）シリコンの表面に面する方の平面内の管状ランプ
の少なくとも１本を過入力点灯して、シリコンの表面の
一部を局部的に１４１０′Ｃ〜１４８００Ｃに昇温せし
め、（ニ）その後、過入力点灯されるべき管状ランプを
隣接する順に切り替えてエピタキシャル成長されるべき
全域を１４１００Ｃ−１４８０℃に昇温させる、ことに
よつて、比較的短時間で、しかもウエハ一上のα−Ｓｉ
の全域を、成長ムラなく、しかもウエハ一を損傷させる
ことなくエピタキシャル成長させるものであり、反り、
汚染もない成長方法が提供できる。
ンロングアークランプの如き放電灯を利用しても、同じ
利点を有する。本発明は以上の説明からも理解できるよ
うに、ウエハ一上のアモルフアスシリコンもしくは多結
晶シリコンをエピタキシャル成長させる方法にお０）て
） （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシャル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、かつ該通路を挟む位
置の２つの平面内に配置し、（ロ）シリコンの表面が１
１０００Ｃ〜１４００℃の温度に加熱されるよう、両方
の平面内の管状ランプを少なくとも４秒間以上点灯し、
（ハ）シリコンの表面に面する方の平面内の管状ランプ
の少なくとも１本を過入力点灯して、シリコンの表面の
一部を局部的に１４１０′Ｃ〜１４８００Ｃに昇温せし
め、（ニ）その後、過入力点灯されるべき管状ランプを
隣接する順に切り替えてエピタキシャル成長されるべき
全域を１４１００Ｃ−１４８０℃に昇温させる、ことに
よつて、比較的短時間で、しかもウエハ一上のα−Ｓｉ
の全域を、成長ムラなく、しかもウエハ一を損傷させる
ことなくエピタキシャル成長させるものであり、反り、
汚染もない成長方法が提供できる。
第１図は、本発明に使用する管状ランプの一例の説明図
、第２図は、本発明を実行するための加熱炉の一例の要
部の説明図、第３図はウエハ一の説明図、第４図は、ウ
エハ一の拡大説明図である。
、第２図は、本発明を実行するための加熱炉の一例の要
部の説明図、第３図はウエハ一の説明図、第４図は、ウ
エハ一の拡大説明図である。
Claims (1)
- 【特許請求の範囲】 １ ウェハー上のアモルファスシリコンもしくは多結晶
シリコンをエピタキシャル成長させる方法において、（
イ）複数の管状ランプを管軸を平行もしくはほぼ平行に
して、エピタキシャル成長させるべきシリコンの通路に
対して平行もしくはほぼ平行な、かつ該通路を挟む位置
の２つの平面内に配置し、（ロ）シリコンの表面が１１
００℃〜１４００℃の温度に加熱されるよう、両方の平
面内の管状ランプを少なくとも４秒間以上点灯し、（ハ
）シリコンの表面に面する方の平面内の管状ランプの少
なくとも１本を過入力点灯して、シリコンの表面の一部
を局部的に１４１０℃〜１４８０℃に昇温せしめ、 （ニ）その後、過入力点灯されるべき管状ランプを隣接
する順に切り替えてエピタキシャル成長されるべき全域
を１４１０℃〜１４８０℃に昇温させる、工程を含むこ
とを特徴とする、ウェハー上のアモルファスシリコンも
しくは多結晶シリコンをエピタキシャル成長させる方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144693A JPS5943810B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144693A JPS5943810B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846621A JPS5846621A (ja) | 1983-03-18 |
| JPS5943810B2 true JPS5943810B2 (ja) | 1984-10-24 |
Family
ID=15368068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144693A Expired JPS5943810B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943810B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020234959A1 (ja) * | 2019-05-20 | 2020-11-26 | 三菱重工機械システム株式会社 | タイヤの電気抵抗測定装置、電気抵抗測定子 |
-
1981
- 1981-09-16 JP JP56144693A patent/JPS5943810B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020234959A1 (ja) * | 2019-05-20 | 2020-11-26 | 三菱重工機械システム株式会社 | タイヤの電気抵抗測定装置、電気抵抗測定子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5846621A (ja) | 1983-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100859401B1 (ko) | 히터 및 히터를 구비한 가열 장치 | |
| JP4692249B2 (ja) | フィラメントランプ | |
| US4482395A (en) | Semiconductor annealing device | |
| US8014652B2 (en) | Filament lamp and light-irradiation-type heat treatment device | |
| KR101195666B1 (ko) | 필라멘트 램프 및 광 조사식 가열 처리 장치 | |
| US8145045B2 (en) | Filament lamp and light irradiation heat treatment device | |
| JPS5939711A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JP2011103475A (ja) | ヒータランプ | |
| JP2007149614A (ja) | フィラメントランプ及びフィラメントランプを備えた光照射式加熱処理装置 | |
| JPS5943809B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943810B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| US4578144A (en) | Method for forming a single crystal silicon layer | |
| JPS5943808B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5948533B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943811B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| KR100569118B1 (ko) | 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법 | |
| JPS5943814B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943813B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5943812B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS6088423A (ja) | ウエハ−のエピタキシヤル成長法 | |
| JP5041332B2 (ja) | フィラメントランプ | |
| JPS60164319A (ja) | 単結晶膜形成法 | |
| JPS62292695A (ja) | ポリシリコン薄膜の溶融再結晶化方法 | |
| JPH02238618A (ja) | レーザアニール装置 | |
| JP2002068882A (ja) | 単結晶製造装置および単結晶製造方法 |