JPS5943809B2 - ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 - Google Patents
ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法Info
- Publication number
- JPS5943809B2 JPS5943809B2 JP56144691A JP14469181A JPS5943809B2 JP S5943809 B2 JPS5943809 B2 JP S5943809B2 JP 56144691 A JP56144691 A JP 56144691A JP 14469181 A JP14469181 A JP 14469181A JP S5943809 B2 JPS5943809 B2 JP S5943809B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- temperature
- polycrystalline silicon
- lamps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明はウェハー上のアモルファスシリコンもしくは多
結晶シリコンをエピタキシャル成長させる方法に関する
。
結晶シリコンをエピタキシャル成長させる方法に関する
。
上記方法については、既にいくつかの文献に紹介されて
いるところであるが、従来最も一般的な方法は、厚さ4
000Aのアモルファスシリコン(以下α−Si)の層
を、例えば600’Cの電気炉で約80分間加熱する電
気炉法であるが、比較的長い時間の加熱なので、生産性
の点で実用的でない、また、温度を上げることにより結
晶成長速度は上昇するが、シリコンのウェハーに「反り
」が発生したり、汚染されたり、したがつて生産の歩留
が悪い等の欠点があり、最近ではレーザビームで短時間
照射する方法が研究されている。
いるところであるが、従来最も一般的な方法は、厚さ4
000Aのアモルファスシリコン(以下α−Si)の層
を、例えば600’Cの電気炉で約80分間加熱する電
気炉法であるが、比較的長い時間の加熱なので、生産性
の点で実用的でない、また、温度を上げることにより結
晶成長速度は上昇するが、シリコンのウェハーに「反り
」が発生したり、汚染されたり、したがつて生産の歩留
が悪い等の欠点があり、最近ではレーザビームで短時間
照射する方法が研究されている。
しかしながら、このレーザビームによる方法の場合は、
小さなビームスポットでα−Siの層を走査する関係で
、走査線と走査線との間に生ずる境界区域に成長ムラが
生じたり、走査線の間隔も小さくすれば時間がかゝるう
えに過剰加熱部分が生じたりする欠点が指摘されている
。そのため、最も新しいIC回路方式と言われる「三次
元積層型IC回路」の生産には使用できないとされてい
る。本発明の目的はウェハー上のアモルファスシリコン
もしくは多結晶シリコンをエピタキシャル成長させる方
法において、比較的短時間で、しかもウェハーを損傷さ
せることなくα−Siの全域を成長ムラなく実行する新
規な方法を提供することにあり、その特徴とするところ
は、(イ)複数の管状ラップを管軸を平行もしくはほぼ
平行にして、エピタキシャル成長させるべきシリコンの
通路に対して平行もしくはほぼ平行な平面内に配置し、
(ロ)シリコンの表面が1100℃〜1400℃の温度
に加熱されるように少なくとも4秒間以上管状ラップを
点灯し、←→ 次に、特定の管状ランプを過入力点灯せ
しめて、シリコンの表面の一部を局部的に1410℃〜
1480℃に昇温させ、(ニ)その後、過入力点灯され
るべき特定の管状ランプを隣接する順に切り替えてエピ
タキシャル成長させるべき全域を14100C〜148
0に昇温させる、工程を含むことにある。
小さなビームスポットでα−Siの層を走査する関係で
、走査線と走査線との間に生ずる境界区域に成長ムラが
生じたり、走査線の間隔も小さくすれば時間がかゝるう
えに過剰加熱部分が生じたりする欠点が指摘されている
。そのため、最も新しいIC回路方式と言われる「三次
元積層型IC回路」の生産には使用できないとされてい
る。本発明の目的はウェハー上のアモルファスシリコン
もしくは多結晶シリコンをエピタキシャル成長させる方
法において、比較的短時間で、しかもウェハーを損傷さ
せることなくα−Siの全域を成長ムラなく実行する新
規な方法を提供することにあり、その特徴とするところ
は、(イ)複数の管状ラップを管軸を平行もしくはほぼ
平行にして、エピタキシャル成長させるべきシリコンの
通路に対して平行もしくはほぼ平行な平面内に配置し、
(ロ)シリコンの表面が1100℃〜1400℃の温度
に加熱されるように少なくとも4秒間以上管状ラップを
点灯し、←→ 次に、特定の管状ランプを過入力点灯せ
しめて、シリコンの表面の一部を局部的に1410℃〜
1480℃に昇温させ、(ニ)その後、過入力点灯され
るべき特定の管状ランプを隣接する順に切り替えてエピ
タキシャル成長させるべき全域を14100C〜148
0に昇温させる、工程を含むことにある。
以下、実施例を参照しながら本発明を説明する。
第1図は、本発明に使用する管状ランプの一例の説明図
であつて、具体的には定格消費電力1kWのハロゲン白
熱電球である。図において、1はバルブ、2はシール部
、3は、シール部に埋設された金属箔、4及び5は、前
記箔から導出される外導線及び内導線であり、内導線5
,5間には、管軸に沿つて長さ約16?のフイラメント
6が張架されている。7は、フイラメント6を管軸に支
えるためのアンカーであり、バルブ内には稀ガスと共に
微量のハロゲンを含み、上記電球は小型長寿命の特性を
有するものとして知られている。
であつて、具体的には定格消費電力1kWのハロゲン白
熱電球である。図において、1はバルブ、2はシール部
、3は、シール部に埋設された金属箔、4及び5は、前
記箔から導出される外導線及び内導線であり、内導線5
,5間には、管軸に沿つて長さ約16?のフイラメント
6が張架されている。7は、フイラメント6を管軸に支
えるためのアンカーであり、バルブ内には稀ガスと共に
微量のハロゲンを含み、上記電球は小型長寿命の特性を
有するものとして知られている。
第2図は、上記管状ランプ100の複数を、管軸を平行
にして、エピタキシャル成長させるべきα−Siの層を
具えたウエハ一8の通路上に対して平行な平面S内に配
置し、上方をミラー9で覆つた、本発明方法を実施する
ための加熱炉の一汐1の要部の説明図である。第3図は
、エピタキシャル成長させるべきα一Siの層を見えた
ウエハ一8の一例の説明図であつて、具体的には、ウエ
ハ一は単結晶シリコン(以下S−Si)、10は、例え
ばSlO2やSi3N4の如き絶縁層、11はα−Si
の層であり、厚みは夫々約0.5mm1約0.2μm1
約1μmで、ウエハ一8の直径は約10cmである。
にして、エピタキシャル成長させるべきα−Siの層を
具えたウエハ一8の通路上に対して平行な平面S内に配
置し、上方をミラー9で覆つた、本発明方法を実施する
ための加熱炉の一汐1の要部の説明図である。第3図は
、エピタキシャル成長させるべきα一Siの層を見えた
ウエハ一8の一例の説明図であつて、具体的には、ウエ
ハ一は単結晶シリコン(以下S−Si)、10は、例え
ばSlO2やSi3N4の如き絶縁層、11はα−Si
の層であり、厚みは夫々約0.5mm1約0.2μm1
約1μmで、ウエハ一8の直径は約10cmである。
こ\で、絶縁層10には、第4図に拡大図示した如く、
巾数μm程度の溝12が、約50〜500μmの間隔で
設けられており、α−Si層11とウエハ一8とは溝1
2を介して接触している。したがつて、α−Siの層を
エピタキシャル成長させた場合、S−Slの層が、絶縁
層10を介して「積層」されたものとなる。三次元積層
型C回路の製造に際しては適宜絶縁層内にスルーホール
を設け上下のS−Si層を電気的に接続して、三次元積
層型IC回路の製作が可能となる。さて、ウエハ一8を
加熱炉に挿入し、ランプ100を点灯せしめると、α−
Slの層は3〜5秒程度で1100℃〜1400℃に略
均一に昇温するので、しばらくその温度で保持せしめ、
後、ウエハ一の一番端部のランプ100aのみ過入力点
灯し、次に、順次隣接する右側のランプ(第2図参照)
を切替選択して過入力点灯すると、α−Siの層は、所
定時間の間だけ、右側から部分的に少しず\14100
C−1480℃の温度になる。
巾数μm程度の溝12が、約50〜500μmの間隔で
設けられており、α−Si層11とウエハ一8とは溝1
2を介して接触している。したがつて、α−Siの層を
エピタキシャル成長させた場合、S−Slの層が、絶縁
層10を介して「積層」されたものとなる。三次元積層
型C回路の製造に際しては適宜絶縁層内にスルーホール
を設け上下のS−Si層を電気的に接続して、三次元積
層型IC回路の製作が可能となる。さて、ウエハ一8を
加熱炉に挿入し、ランプ100を点灯せしめると、α−
Slの層は3〜5秒程度で1100℃〜1400℃に略
均一に昇温するので、しばらくその温度で保持せしめ、
後、ウエハ一の一番端部のランプ100aのみ過入力点
灯し、次に、順次隣接する右側のランプ(第2図参照)
を切替選択して過入力点灯すると、α−Siの層は、所
定時間の間だけ、右側から部分的に少しず\14100
C−1480℃の温度になる。
頂度、ゾールメルテイングやゾーンリフアイニング操作
のように部分部分処理して行くものであつて、1410
℃〜1480℃に保たれる所定時間は、ランプの消費電
力、ランプ間の相互距離、ランプとウエハ一との離間距
離、切替選択速度によつて種々の値が選べるが、上記ゾ
ーンが少なくも0.1CTIL/秒以上で移動するよう
順次切替選択する。この選択速度は、実際には加熱炉が
設計されれば実験的に決めることができる。この場合、
炉内雰囲気はアルゴンが良く、成長の始点となる結晶核
は、溝を介して接触しているS−Siがその役割を果し
ている。上記エピタキシャル成長は、シリコンの融点近
傍で行うのが良く、全域同時に、長時間、1410℃〜
1480℃に昇温すると、ウエハ一が熔融したり、「反
り」などが生ずる欠点があるが、ゾーンリフアイニング
のような方法で進行させると、ウエハ一を損傷させず、
「反り」なども生ずることなくα−Siの層の全域のエ
ピタキシャル成長が完成し、しかも成長ムラもない。
のように部分部分処理して行くものであつて、1410
℃〜1480℃に保たれる所定時間は、ランプの消費電
力、ランプ間の相互距離、ランプとウエハ一との離間距
離、切替選択速度によつて種々の値が選べるが、上記ゾ
ーンが少なくも0.1CTIL/秒以上で移動するよう
順次切替選択する。この選択速度は、実際には加熱炉が
設計されれば実験的に決めることができる。この場合、
炉内雰囲気はアルゴンが良く、成長の始点となる結晶核
は、溝を介して接触しているS−Siがその役割を果し
ている。上記エピタキシャル成長は、シリコンの融点近
傍で行うのが良く、全域同時に、長時間、1410℃〜
1480℃に昇温すると、ウエハ一が熔融したり、「反
り」などが生ずる欠点があるが、ゾーンリフアイニング
のような方法で進行させると、ウエハ一を損傷させず、
「反り」なども生ずることなくα−Siの層の全域のエ
ピタキシャル成長が完成し、しかも成長ムラもない。
温度制御の方は、ランプの消費電力、ランプ間の相互距
離、ランプとウエハ一の離間距離等で1100゜C−1
480℃の範囲で比較的自由に選択でき、上記、110
00C−1400℃に一時的に保持したのは、全域を同
時に、室温から直接成長温度に昇温させるよりも昇温ム
ラによる成長ムラ、ウエハ一の変形が少ないものが得ら
れるからであり、一種の「サーマルアシスト法」である
。前記の一時的保持時間は、少なくとも4秒以上あれば
良い。そして、ゾーンの移動速度は、成長温度として、
融点近傍の1410′C−1480℃を選ぶ関係で、0
.1/秒以上の速度になるように過入カランプ100a
を隣接する順に切り替え選択するのが良く、それより遅
いと過剰加熱部分が生じたり、ウエハ一を損傷するので
好ましくない。また、熔融表面が表面張力により盛りあ
がり、それがそのまま冷却し、表面に凹凸が生ずる欠点
も現われてくる。たマし、あまり早いと、成長が不十分
な区域が生ずることがあり、移動速度の上限は8?/秒
にした方が良い。ところで、本発明の方法においては、
加熱源として、点灯・消灯、定格点灯・過入力点灯いづ
れの切り替え作業に応じて殆んど瞬時に全放射光が追随
して変化する管状ランプを利用するものであるから、温
度の制御が容易に実行できること、ランプであるので加
熱源が劣化しても交換や保守も容易、ウエハ一の汚染も
なく、「反り」等の変形防止にも極めて有利である。
離、ランプとウエハ一の離間距離等で1100゜C−1
480℃の範囲で比較的自由に選択でき、上記、110
00C−1400℃に一時的に保持したのは、全域を同
時に、室温から直接成長温度に昇温させるよりも昇温ム
ラによる成長ムラ、ウエハ一の変形が少ないものが得ら
れるからであり、一種の「サーマルアシスト法」である
。前記の一時的保持時間は、少なくとも4秒以上あれば
良い。そして、ゾーンの移動速度は、成長温度として、
融点近傍の1410′C−1480℃を選ぶ関係で、0
.1/秒以上の速度になるように過入カランプ100a
を隣接する順に切り替え選択するのが良く、それより遅
いと過剰加熱部分が生じたり、ウエハ一を損傷するので
好ましくない。また、熔融表面が表面張力により盛りあ
がり、それがそのまま冷却し、表面に凹凸が生ずる欠点
も現われてくる。たマし、あまり早いと、成長が不十分
な区域が生ずることがあり、移動速度の上限は8?/秒
にした方が良い。ところで、本発明の方法においては、
加熱源として、点灯・消灯、定格点灯・過入力点灯いづ
れの切り替え作業に応じて殆んど瞬時に全放射光が追随
して変化する管状ランプを利用するものであるから、温
度の制御が容易に実行できること、ランプであるので加
熱源が劣化しても交換や保守も容易、ウエハ一の汚染も
なく、「反り」等の変形防止にも極めて有利である。
前記実施例では、ハロゲン白熱電球を示したが、キセノ
ンロングアークランプの如き放電灯を利用しても、同じ
利点を有する。本発明は以上の説明からも理解できるよ
うに、ウエハ一上のアモルフアスシリコンもしくは多結
晶シリコンをエピタキシャル成長させる方法におくl)
て) (イ)複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシャル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な平面内に配置し、(ロ
)シリコンの表面が11000C〜1400℃の温度に
加熱されるように少なくとも4秒間以上管状ランプを点
灯し、(ハ)次に、特定の管状ランプを過入力点灯せし
めて、シリコンの表面の一部を局部的に1410℃〜1
480℃に昇温させ、(ニ)その後、過入力点灯される
べき特定の管状ランプを隣接する順に切り替えてエピタ
キシャル成長させるべき全域を14100C〜1480
に昇温させる、ことによつて、比較的短時間で、しかも
ウエハ一上のα−Slの全域を、成長ムラなく、しかも
ウニハ一を損傷させることなくエピタキシャル成長させ
るものであり、反り、汚染もない成長方法が提供できる
。
ンロングアークランプの如き放電灯を利用しても、同じ
利点を有する。本発明は以上の説明からも理解できるよ
うに、ウエハ一上のアモルフアスシリコンもしくは多結
晶シリコンをエピタキシャル成長させる方法におくl)
て) (イ)複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシャル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な平面内に配置し、(ロ
)シリコンの表面が11000C〜1400℃の温度に
加熱されるように少なくとも4秒間以上管状ランプを点
灯し、(ハ)次に、特定の管状ランプを過入力点灯せし
めて、シリコンの表面の一部を局部的に1410℃〜1
480℃に昇温させ、(ニ)その後、過入力点灯される
べき特定の管状ランプを隣接する順に切り替えてエピタ
キシャル成長させるべき全域を14100C〜1480
に昇温させる、ことによつて、比較的短時間で、しかも
ウエハ一上のα−Slの全域を、成長ムラなく、しかも
ウニハ一を損傷させることなくエピタキシャル成長させ
るものであり、反り、汚染もない成長方法が提供できる
。
第1図は、本発明に使用する管状ランプの一例の説明図
、第2図は、本発明を実行するための加熱炉の一例の要
部の説明図、第3図はウエハ一の説明図、第4図は、ウ
エハ一の拡大説明図である。
、第2図は、本発明を実行するための加熱炉の一例の要
部の説明図、第3図はウエハ一の説明図、第4図は、ウ
エハ一の拡大説明図である。
Claims (1)
- 1 ウェハー上のアモルファスシリコンもしくは多結晶
シリコンをエピタキシャル成長させる方法において、(
イ)複数の管状ランプを管軸を平行もしくはほぼ平行に
して、エピタキシャル成長させるべきシリコンの通路に
対して平行もしくはほぼ平行な平面内に配置し、(ロ)
シリコンの表面が1100℃〜1400℃の温度に加熱
されるように少なくとも4秒間以上管状ランプを点灯し
、(ハ)次に、特定の管状ランプを過入力点灯せしめて
、シリコンの表面の一部を局部的に1410℃〜148
0℃に昇温させ、(ニ)その後、過入力点灯されるべき
特定の管状ランプを隣接する順に切り替えてエピタキシ
ャル成長させるべき全域を1410℃〜1480℃に昇
温させる工程を含むことを特徴とする、ウェハー上のア
モルファスシリコンもしくは多結晶シリコンをエピタキ
シャル成長させる方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56144691A JPS5943809B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56144691A JPS5943809B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5846619A JPS5846619A (ja) | 1983-03-18 |
JPS5943809B2 true JPS5943809B2 (ja) | 1984-10-24 |
Family
ID=15368016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56144691A Expired JPS5943809B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5943809B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59120844U (ja) * | 1983-02-03 | 1984-08-15 | 本村 文男 | 余熱利用による給湯装置 |
JPH01134852U (ja) * | 1988-03-04 | 1989-09-14 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6088423A (ja) * | 1983-10-20 | 1985-05-18 | Ushio Inc | ウエハ−のエピタキシヤル成長法 |
DE69231156T2 (de) * | 1991-08-02 | 2001-02-15 | Daiken Corp | Anorganische bauplatte und herstellungsverfahren |
JP2009164321A (ja) * | 2008-01-04 | 2009-07-23 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置の製造方法とその製造装置、結晶化方法、結晶化装置、半導体装置及び表示装置 |
JP4952622B2 (ja) * | 2008-03-11 | 2012-06-13 | 本田技研工業株式会社 | 自動二輪車のスクリーン装置 |
-
1981
- 1981-09-16 JP JP56144691A patent/JPS5943809B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59120844U (ja) * | 1983-02-03 | 1984-08-15 | 本村 文男 | 余熱利用による給湯装置 |
JPH01134852U (ja) * | 1988-03-04 | 1989-09-14 |
Also Published As
Publication number | Publication date |
---|---|
JPS5846619A (ja) | 1983-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100859401B1 (ko) | 히터 및 히터를 구비한 가열 장치 | |
JP4692249B2 (ja) | フィラメントランプ | |
KR101195666B1 (ko) | 필라멘트 램프 및 광 조사식 가열 처리 장치 | |
JPS5939711A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
US8145045B2 (en) | Filament lamp and light irradiation heat treatment device | |
JP2011103475A (ja) | ヒータランプ | |
JPS5943809B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943808B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
US4578144A (en) | Method for forming a single crystal silicon layer | |
JPS5948533B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943810B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943814B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPH0419698B2 (ja) | ||
JPS5943811B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943812B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
JPS5943813B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
KR100569118B1 (ko) | 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법 | |
JPS6088423A (ja) | ウエハ−のエピタキシヤル成長法 | |
JP5041332B2 (ja) | フィラメントランプ | |
JPS59139624A (ja) | 試料の加熱方法 | |
JP2001110723A (ja) | 多結晶シリコン薄膜の製造方法 | |
JPS59147425A (ja) | 半導体結晶膜の形成方法 | |
JPS59121821A (ja) | 加熱器組立体 | |
JPS63222430A (ja) | 光照射装置 | |
JPH0424917A (ja) | 半導体ウエハのアニール方法及びそれに用いられるアニール用治具 |