JPS6087515A - バイアス電圧検出回路 - Google Patents
バイアス電圧検出回路Info
- Publication number
- JPS6087515A JPS6087515A JP58195689A JP19568983A JPS6087515A JP S6087515 A JPS6087515 A JP S6087515A JP 58195689 A JP58195689 A JP 58195689A JP 19568983 A JP19568983 A JP 19568983A JP S6087515 A JPS6087515 A JP S6087515A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- converter
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば、音響機甲で用いられるアナログ信号
遅延装置の最適バイアス電圧を検出することが可能なバ
イアス電圧検出回路に関するものである。
遅延装置の最適バイアス電圧を検出することが可能なバ
イアス電圧検出回路に関するものである。
従来例の構成とその問題点
アナログ信号遅延装置は、音響機器に残響特性をもたせ
るのに利用されるが、その電気的特性の最適選定が重要
である。
るのに利用されるが、その電気的特性の最適選定が重要
である。
従来、アナログ信号畔延装置の電気的特性を測定する場
合には、第１図のブロック図で示される測定系が用いら
れていた。この測定系は、測定用基準信号源１．バイア
スデジタル信号源孔バイアスデジタル信号源路ａ、Ｄ／
Ａコンバータ回路４、入力回路５．被測定用アナログ信
号遅延装置６、出力変換回路７ 、 Ａ ／ Ｄコンバ
ータｓ、Ａ／Ｄコンバータスタート信号発生源９．Ａ／
Ｄコンバータ記憶回路１０．記憶スタート信号発生源１
１゜および比較回路１２をそなえている。この６１１１
定系の動作を、第２図および第３図の特性図を用いて、
概括的に説明する。初めに、第２図の横軸に表わされる
バイアス電圧Ａを、バイアスデジタル信号源２によりデ
ジタル値に変換して、入力すると、この信号は、Ｄ／Ａ
コンバータ回路４でアナログ信号に変換され、ついで、
ΔＩ１１定１４ノ基準信号源１の信号と入力回路５によ
って重畳されて、被測定用アナログ信号遅延装置６に入
力される。すると、この被測定用アナログ信号遅延装置
６がらは歪をもった出力が取り出され、これが出力変換
回路７によって直流（ＤＣ）電圧に変換される。そして
、この直流電圧は、Ａ／Ｄコンバータ回路８で、同Ａ／
Ｄコンバータスター１・信号発生源９がらの制御信号に
よって、デジタル値に変換される。このときの出力（デ
ジタル値）を歪出力Ａ１ とする。
合には、第１図のブロック図で示される測定系が用いら
れていた。この測定系は、測定用基準信号源１．バイア
スデジタル信号源孔バイアスデジタル信号源路ａ、Ｄ／
Ａコンバータ回路４、入力回路５．被測定用アナログ信
号遅延装置６、出力変換回路７ 、 Ａ ／ Ｄコンバ
ータｓ、Ａ／Ｄコンバータスタート信号発生源９．Ａ／
Ｄコンバータ記憶回路１０．記憶スタート信号発生源１
１゜および比較回路１２をそなえている。この６１１１
定系の動作を、第２図および第３図の特性図を用いて、
概括的に説明する。初めに、第２図の横軸に表わされる
バイアス電圧Ａを、バイアスデジタル信号源２によりデ
ジタル値に変換して、入力すると、この信号は、Ｄ／Ａ
コンバータ回路４でアナログ信号に変換され、ついで、
ΔＩ１１定１４ノ基準信号源１の信号と入力回路５によ
って重畳されて、被測定用アナログ信号遅延装置６に入
力される。すると、この被測定用アナログ信号遅延装置
６がらは歪をもった出力が取り出され、これが出力変換
回路７によって直流（ＤＣ）電圧に変換される。そして
、この直流電圧は、Ａ／Ｄコンバータ回路８で、同Ａ／
Ｄコンバータスター１・信号発生源９がらの制御信号に
よって、デジタル値に変換される。このときの出力（デ
ジタル値）を歪出力Ａ１ とする。
この歪出力Ａ１は、址だ、Ａ／Ｄコンバータ記憶回路１
０に、記憶スタート信号発生源１１がらの制御信号によ
って、一時記憶される。比較回路１２は、Ａ／Ｄコンバ
ータ回路８の出力（歪出力Ａ１）とＡ／Ｄコンバータ記
憶回路１ｏに予め記憶されている信号（すなわち、バイ
アス電圧Ａの入力直前にＡ／Ｄコンバータ回路８からの
出力がＡ／Ｄコンバーク記憶回路１０に１１ｄ章された
信号、以下、直前信号と呼ぶ）とを比較して、Ａ／Ｄコ
ンバータ回路８の信号がＡ／Ｄコンバータ記憶回路１０
の直前信号より小さいときに出力を生じる。これによっ
て、バイアスデジタル記憶回路３を作動させ、そのとき
のバイアス電圧Ａをデジタル値で記憶させる。次に、バ
イアスデジタル信号源２を通じて、バイアス電圧Ｂを入
力すると、Ａ／Ｄコンバータ回路８の出力は歪出力Ｂ１
になり、これが比較回路１２で直前信号の歪出力Ａ１
と比較され、Ａ１〉Ｂ２のとき、比較回路１２に出力
信号があられれ、これにより、バイアスデジタル記憶回
路３にバイアス電圧Ｂのレベルを記憶する。以下、バイ
アス電圧をＣ−Ｄと、順次、変えて、測定を繰り返すと
、歪特性は、第２図のように、Ｃ１〜Ｄ１で表わされる
放物線形になる。この過程で、バイアスデジタル記憶回
路３に記憶されるバイアス電圧レベルは歪特性の極小点
、つまり、バイアス電圧Ｃのレベルである。こうして、
被′６１す走用アナログ信号遅延装置６の最適バイアス
電圧は、その歪特性の最も小さいレベルのバイアス電圧
として、バイアスデジタル記憶回路３の記憶信号から検
出できる。
０に、記憶スタート信号発生源１１がらの制御信号によ
って、一時記憶される。比較回路１２は、Ａ／Ｄコンバ
ータ回路８の出力（歪出力Ａ１）とＡ／Ｄコンバータ記
憶回路１ｏに予め記憶されている信号（すなわち、バイ
アス電圧Ａの入力直前にＡ／Ｄコンバータ回路８からの
出力がＡ／Ｄコンバーク記憶回路１０に１１ｄ章された
信号、以下、直前信号と呼ぶ）とを比較して、Ａ／Ｄコ
ンバータ回路８の信号がＡ／Ｄコンバータ記憶回路１０
の直前信号より小さいときに出力を生じる。これによっ
て、バイアスデジタル記憶回路３を作動させ、そのとき
のバイアス電圧Ａをデジタル値で記憶させる。次に、バ
イアスデジタル信号源２を通じて、バイアス電圧Ｂを入
力すると、Ａ／Ｄコンバータ回路８の出力は歪出力Ｂ１
になり、これが比較回路１２で直前信号の歪出力Ａ１
と比較され、Ａ１〉Ｂ２のとき、比較回路１２に出力
信号があられれ、これにより、バイアスデジタル記憶回
路３にバイアス電圧Ｂのレベルを記憶する。以下、バイ
アス電圧をＣ−Ｄと、順次、変えて、測定を繰り返すと
、歪特性は、第２図のように、Ｃ１〜Ｄ１で表わされる
放物線形になる。この過程で、バイアスデジタル記憶回
路３に記憶されるバイアス電圧レベルは歪特性の極小点
、つまり、バイアス電圧Ｃのレベルである。こうして、
被′６１す走用アナログ信号遅延装置６の最適バイアス
電圧は、その歪特性の最も小さいレベルのバイアス電圧
として、バイアスデジタル記憶回路３の記憶信号から検
出できる。
ところが、歪特性は、第２図のような単純な放物線形と
は限らず、例えば、第３図のように、二つの極小点をも
つような場合もある。この場合には、バイアス電圧をＥ
から■に順次変化させたときに、バイアスデジタル記憶
回路３に記憶されて残るのは後の極小点（歪Ｉ２）に対
応するバイアス電圧Ｉのレベルになり、必らじしも、歪
特性上の最適バイアス電圧（第３図の場合では、バイア
ス電圧Ｇ）とは限らない。このような実情から、第１図
示の測定系では、測定結果が常に最適バイアス電圧を表
わしていると断言できない問題点をもっている。
は限らず、例えば、第３図のように、二つの極小点をも
つような場合もある。この場合には、バイアス電圧をＥ
から■に順次変化させたときに、バイアスデジタル記憶
回路３に記憶されて残るのは後の極小点（歪Ｉ２）に対
応するバイアス電圧Ｉのレベルになり、必らじしも、歪
特性上の最適バイアス電圧（第３図の場合では、バイア
ス電圧Ｇ）とは限らない。このような実情から、第１図
示の測定系では、測定結果が常に最適バイアス電圧を表
わしていると断言できない問題点をもっている。
発明の目的
本発明は上述の問題点を解消するものであり、常に、最
小歪出力を呈すバイアス電圧レベルが検出できるバイア
ス電圧検出回路を提供するものである。
小歪出力を呈すバイアス電圧レベルが検出できるバイア
ス電圧検出回路を提供するものである。
発明の構成
本発明は、要約するに、被測定用アナログ信号遅延装置
を含み、同装置への印加バイアス電圧信号に対応したデ
ジタル歪出力を発生するデジタル信号処理部、前記デジ
タル信号処理部の出力値をスタート信号の入力によって
記憶するデジタル記憶回路、前記デジタル記憶回路の出
力値と前記デジタル信号処理部の出力値とを比較する比
較回路、前記比較回路の出力により前記印加バイアス電
圧信号レベルを記憶するバイアスデジタル記憶回路およ
び前記バイアスデジタル記憶回路の起動信号を制御する
だめの制御回路をそなえたバイアス電圧検出回路であり
、これにより、バイアスデジタル記憶回路では、バイア
ス電圧可変範囲における最小歪出力時のバイアス電圧レ
ベルを確実に記憶し、これを最適バイアス電圧として検
出することが可能である。
を含み、同装置への印加バイアス電圧信号に対応したデ
ジタル歪出力を発生するデジタル信号処理部、前記デジ
タル信号処理部の出力値をスタート信号の入力によって
記憶するデジタル記憶回路、前記デジタル記憶回路の出
力値と前記デジタル信号処理部の出力値とを比較する比
較回路、前記比較回路の出力により前記印加バイアス電
圧信号レベルを記憶するバイアスデジタル記憶回路およ
び前記バイアスデジタル記憶回路の起動信号を制御する
だめの制御回路をそなえたバイアス電圧検出回路であり
、これにより、バイアスデジタル記憶回路では、バイア
ス電圧可変範囲における最小歪出力時のバイアス電圧レ
ベルを確実に記憶し、これを最適バイアス電圧として検
出することが可能である。
実施例の説明
第４図は本発明実施例の構成を示すブロック図である。
この図で、第１図と同一部分は同符号で表わす。第４図
の構成では、第１図の構成に記憶スタート制御回路１３
をＡ／Ｄコンバータ記憶回路１０と記憶スタート信号発
生源１１との間に付加し、さらに、前記Ａ／Ｄコンバー
タ記憶回路１゜に対して記憶セットイ１ｊ号発生源１４
を結合させたものである。この実施例構成の動作をのべ
ると、まず、バイアスデジタル信号源２を通じて、第３
図に示すようなバイアス電圧Ｅのデジタル値を入力する
と、Ｄ／Ａコンバータ回路４でアナログ信号に変換され
、これが測定用基準信号源１から入力される信号と入力
回路５で重畳されて、アナログ信号遅延装置６へ入力さ
れる。アナログ信号遅延装置６から歪出力を取り出し、
出力変換回路７で直流電圧に変換し、ついで、これを、
Ａ／Ｄコンバータスタート信−シフ発生源９の信号によ
り、Ａ／Ｄコンバータ回路８でデジタル値に変換して、
歪出力Ｅ２として出力する。この歪出力Ｅ２は、比較回
路１２に入力され、Ａ／Ｄコンバータ記憶回路１０の直
前信−シしくこの場合、初期値Ｅ。−０とする）と比較
されるとともに、Ａ／Ｄコンバータ記憶回路１ｏへも入
力され、記憶セット信号発生源１４の信号によって、直
前信号を打ち消して記憶される。次に、バイアスデジタ
ル信号源２を通じて、バイアス電圧Ｆが入力されたとき
も、同様な動作により、Ａ／Ｄコンバータ回路８から歪
出力Ｆ２が得られ、比較回路１２では、この歪出力Ｆ２
とＡ／Ｄコンバータ記憶回路１０の直前信号Ｅ２とを比
較し、Ｆ２〉Ｆ２のとき、信号を発生する。そして、こ
の比較回路１２の出力信号により、バイアスデジタル記
憶回路３にバイアス電圧Ｆをデジタル値で記憶する。一
方、記憶スタート信号発生源１１の信号は、直接、Ａ／
Ｄコンバータ記憶回路１ｏに与えられるのではなく、記
憶スタート制御回路１３に与えられる。そして、この記
憶スタート制御回路１３は、比較回路１２の出力信号に
よって、Ａ／Ｄコンバータ７ｚ憶回路１０の動作信号を
送り、Ａ／Ｄコンバータ記憶回路１０をはたらかせる。
の構成では、第１図の構成に記憶スタート制御回路１３
をＡ／Ｄコンバータ記憶回路１０と記憶スタート信号発
生源１１との間に付加し、さらに、前記Ａ／Ｄコンバー
タ記憶回路１゜に対して記憶セットイ１ｊ号発生源１４
を結合させたものである。この実施例構成の動作をのべ
ると、まず、バイアスデジタル信号源２を通じて、第３
図に示すようなバイアス電圧Ｅのデジタル値を入力する
と、Ｄ／Ａコンバータ回路４でアナログ信号に変換され
、これが測定用基準信号源１から入力される信号と入力
回路５で重畳されて、アナログ信号遅延装置６へ入力さ
れる。アナログ信号遅延装置６から歪出力を取り出し、
出力変換回路７で直流電圧に変換し、ついで、これを、
Ａ／Ｄコンバータスタート信−シフ発生源９の信号によ
り、Ａ／Ｄコンバータ回路８でデジタル値に変換して、
歪出力Ｅ２として出力する。この歪出力Ｅ２は、比較回
路１２に入力され、Ａ／Ｄコンバータ記憶回路１０の直
前信−シしくこの場合、初期値Ｅ。−０とする）と比較
されるとともに、Ａ／Ｄコンバータ記憶回路１ｏへも入
力され、記憶セット信号発生源１４の信号によって、直
前信号を打ち消して記憶される。次に、バイアスデジタ
ル信号源２を通じて、バイアス電圧Ｆが入力されたとき
も、同様な動作により、Ａ／Ｄコンバータ回路８から歪
出力Ｆ２が得られ、比較回路１２では、この歪出力Ｆ２
とＡ／Ｄコンバータ記憶回路１０の直前信号Ｅ２とを比
較し、Ｆ２〉Ｆ２のとき、信号を発生する。そして、こ
の比較回路１２の出力信号により、バイアスデジタル記
憶回路３にバイアス電圧Ｆをデジタル値で記憶する。一
方、記憶スタート信号発生源１１の信号は、直接、Ａ／
Ｄコンバータ記憶回路１ｏに与えられるのではなく、記
憶スタート制御回路１３に与えられる。そして、この記
憶スタート制御回路１３は、比較回路１２の出力信号に
よって、Ａ／Ｄコンバータ７ｚ憶回路１０の動作信号を
送り、Ａ／Ｄコンバータ記憶回路１０をはたらかせる。
そこで、第３図にしたがい、バイアス電圧をＧから工に
至る過程で変化させて、Ａ／Ｄコンバータ記憶回路１０
の動作をみると、まず、バイアス電圧がＧからＨへ変化
する過程では、Ａ／Ｄコンバータ記憶回路１０に記憶さ
れる歪出力がＧ２〈Ｆ２の関係であシ、比較回路１２に
出力信号が現われないので、Ａ／Ｄコンバータ記憶回路
１２の直前信号は歪出力Ｇ２が保持されておシ、バイア
スデジタル記憶回路３の記憶バイアス電圧レベルもバイ
アス電圧Ｇである。次に、バイアス電圧がＨから１へ変
化する過程をみると、歪出力の関係ではＦ２〉１１にな
っているが、比較回路１２の応動け、Ｉ２〉Ｇ２の歪出
力関係をもっているため、出力信号が現われない。した
がって、この間には、記憶スタート制御回路１３も動作
信号を出さず、Ａ／Ｄコンバータ記憶回路１０の記憶状
態も歪出力Ｇ２の１まである。この結果、バイアスデジ
タル記憶回路３には、最小歪出力Ｇ２に対応するバイア
ス電圧Ｇのレベルが記憶されたままになる・・ 以上の動作から明らか外ように、本実施例構成によれば
、バイアス市川−歪出力特性の如何にかかわらず、常に
、歪出力最小のバイアス電圧レベルをバイアスデジタル
記憶回路３に記憶し、これをもって、最適バイアス電圧
を検出することができる。。
至る過程で変化させて、Ａ／Ｄコンバータ記憶回路１０
の動作をみると、まず、バイアス電圧がＧからＨへ変化
する過程では、Ａ／Ｄコンバータ記憶回路１０に記憶さ
れる歪出力がＧ２〈Ｆ２の関係であシ、比較回路１２に
出力信号が現われないので、Ａ／Ｄコンバータ記憶回路
１２の直前信号は歪出力Ｇ２が保持されておシ、バイア
スデジタル記憶回路３の記憶バイアス電圧レベルもバイ
アス電圧Ｇである。次に、バイアス電圧がＨから１へ変
化する過程をみると、歪出力の関係ではＦ２〉１１にな
っているが、比較回路１２の応動け、Ｉ２〉Ｇ２の歪出
力関係をもっているため、出力信号が現われない。した
がって、この間には、記憶スタート制御回路１３も動作
信号を出さず、Ａ／Ｄコンバータ記憶回路１０の記憶状
態も歪出力Ｇ２の１まである。この結果、バイアスデジ
タル記憶回路３には、最小歪出力Ｇ２に対応するバイア
ス電圧Ｇのレベルが記憶されたままになる・・ 以上の動作から明らか外ように、本実施例構成によれば
、バイアス市川−歪出力特性の如何にかかわらず、常に
、歪出力最小のバイアス電圧レベルをバイアスデジタル
記憶回路３に記憶し、これをもって、最適バイアス電圧
を検出することができる。。
発明の効果
本発明によれば、アナログ信号遅延装置の最適バイアス
電圧を正確に検出することができる。これにより、アナ
ログ信号遅延装置の品質を的確に把握することができ、
製品の安定化１品質向上に寄与することができる。
電圧を正確に検出することができる。これにより、アナ
ログ信号遅延装置の品質を的確に把握することができ、
製品の安定化１品質向上に寄与することができる。
第１図は従来例構成のブロック図、第２図および第３図
はアナログ信号遅延装置の代表的なバイアス電圧−歪出
力特性図、第４図は本発明実施例構成のブロック図であ
る。 １・・・・・・測定用基準信号源、２・・・・・・バイ
アスデジタル信号源、３・・・・・・バイアスデジタル
記憶回路、４・・・・・・Ｄ／Ａコンバータ回路、５・
・・・・−入力回路、６・・・・・・被測定用アナログ
信号遅延装置、７・・・・・・出力変換回路、８・・・
・・・Ａ／Ｄコンバータ、１０・・・・・・Ａ／Ｄコン
バータ記憶回路、１２・・・・・・比較回路、１３・・
・・・・記憶スタート制御回路。
はアナログ信号遅延装置の代表的なバイアス電圧−歪出
力特性図、第４図は本発明実施例構成のブロック図であ
る。 １・・・・・・測定用基準信号源、２・・・・・・バイ
アスデジタル信号源、３・・・・・・バイアスデジタル
記憶回路、４・・・・・・Ｄ／Ａコンバータ回路、５・
・・・・−入力回路、６・・・・・・被測定用アナログ
信号遅延装置、７・・・・・・出力変換回路、８・・・
・・・Ａ／Ｄコンバータ、１０・・・・・・Ａ／Ｄコン
バータ記憶回路、１２・・・・・・比較回路、１３・・
・・・・記憶スタート制御回路。
Claims (1)
- 被測定用アナログ信号遅延装置を含み、同装置への印加
バイアス電圧信号に対応したデジタル歪出力を発生する
デジタル信号処理部、前記デジタル信号処理部の出力値
をスタート信号の入力によって記憶するデジタル記憶回
路、前記デジタル記憶回路の出力値と前記デジタル信号
処理部の出力値とを比較する比較回路、前記比較回路の
出力によシ前記印加バイアス電圧信号レベルを記憶する
バイアスデジタル記憶回路お＋び前記バイアスデジタル
記憶回路の起動４Ｘ 壮を制御するための制御回路をそ
なえたバイアス電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195689A JPS6087515A (ja) | 1983-10-19 | 1983-10-19 | バイアス電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195689A JPS6087515A (ja) | 1983-10-19 | 1983-10-19 | バイアス電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6087515A true JPS6087515A (ja) | 1985-05-17 |
| JPH0528005B2 JPH0528005B2 (ja) | 1993-04-23 |
Family
ID=16345355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195689A Granted JPS6087515A (ja) | 1983-10-19 | 1983-10-19 | バイアス電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087515A (ja) |
-
1983
- 1983-10-19 JP JP58195689A patent/JPS6087515A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528005B2 (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840008072A (ko) | 자동 등화 장치 | |
| KR960016114A (ko) | 전력 증폭기의 출력 전력을 제어하는 방법 및 장치 | |
| JPH0659900U (ja) | 電子歌伴奏器の点数評価表示装置 | |
| EP0094762A3 (en) | Automatic time domain equalization of audio signals | |
| KR930018543A (ko) | 비디오 신호 자동이득 제어(agc)회로 | |
| US4280387A (en) | Frequency following circuit | |
| JPS6087515A (ja) | バイアス電圧検出回路 | |
| US5436943A (en) | Digital audio signal processing circuit | |
| JP3158468B2 (ja) | 音場制御装置 | |
| JPH0390999A (ja) | 測定装置 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JP3225768B2 (ja) | 交流電気量の補正方法及び補正装置 | |
| SU1580572A1 (ru) | Устройство контрол эквивалентов затухани | |
| JP3486914B2 (ja) | パルス幅変調装置 | |
| JP2524922Y2 (ja) | ブルーシグナル発生器付き多重化装置 | |
| JPH05227452A (ja) | 同期分離回路 | |
| JP2004089466A (ja) | 超音波駆動装置及び該装置を備える超音波診断装置 | |
| JP2624044B2 (ja) | ダイオード変調器監視装置 | |
| JP3892956B2 (ja) | ジッタ測定装置 | |
| JPH03222508A (ja) | 増幅器回路 | |
| JPS58211799A (ja) | 音声合成機器の検査装置 | |
| JPS6223877B2 (ja) | ||
| JP2004048417A (ja) | 信号処理回路の故障検出システム | |
| JPH10322732A (ja) | 周波数検出装置 | |
| KR970029586A (ko) | 노래 반주용 비디오 카세트 레코더의 음량 레벨 제어 방법 |