JPS6086825A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6086825A JPS6086825A JP19408983A JP19408983A JPS6086825A JP S6086825 A JPS6086825 A JP S6086825A JP 19408983 A JP19408983 A JP 19408983A JP 19408983 A JP19408983 A JP 19408983A JP S6086825 A JPS6086825 A JP S6086825A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- silicon dioxide
- dioxide film
- edge section
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の製造方法に関するものであシ、
とくに層間絶縁膜に電極数シ出し用の貫通孔を形成する
写真食刻方法に関する。
とくに層間絶縁膜に電極数シ出し用の貫通孔を形成する
写真食刻方法に関する。
（従来例の構成とその問題点）
近年、半導体素子の微細化による高集積・高密度化と共
に、低コストで、高歩留を容易に実現できるような製造
技術が注目されている。ＭＯ８集積回路装置を例にとる
と、高歩留を実現するために最も重要な工程は、電極及
び配線形成のためのアルミニウムなどの金属配線に関す
る工程である。
に、低コストで、高歩留を容易に実現できるような製造
技術が注目されている。ＭＯ８集積回路装置を例にとる
と、高歩留を実現するために最も重要な工程は、電極及
び配線形成のためのアルミニウムなどの金属配線に関す
る工程である。
一般に、ＭＯ８集積回路装置の多層配線構造において、
基板に形成された特定の領域や多結晶シリコンに対して
のアルミニウム電極配線の形成には二酸化珪素膜などの
層間絶縁膜を貫通する孔を形成し、この部分で接触させ
て電極を取シ出す。このとき、貫通孔の上端縁部でアル
ミニウム配線の断線が発生しやすく、製造歩留シ上、大
きな課題となっている。
基板に形成された特定の領域や多結晶シリコンに対して
のアルミニウム電極配線の形成には二酸化珪素膜などの
層間絶縁膜を貫通する孔を形成し、この部分で接触させ
て電極を取シ出す。このとき、貫通孔の上端縁部でアル
ミニウム配線の断線が発生しやすく、製造歩留シ上、大
きな課題となっている。
次に、層間絶縁膜の開孔方法の従来例について説明する
。
。
第１図は、従来のアルミニウム配線と基板に形成された
拡散層との接続のための、層間絶縁膜に設けられる貫通
孔の形成方法を示したものである。
拡散層との接続のための、層間絶縁膜に設けられる貫通
孔の形成方法を示したものである。
第１図（、）において、１はＰ型シリコン基板、２は基
板に形成されたＮ＋拡散層、３はシランと酸素ガスを反
応させる気相成長法によシ堆積した膜厚０．７μｍ程度
の二酸化珪素膜であシ、この上に形成されるアルミニウ
ム配線と基板に形成された耐拡散層との層間絶縁膜を構
成する。この気相成長法により堆積した二酸化珪素膜３
を１０００℃の酸素又は窒素ガス雰囲気で焼きしめる。
板に形成されたＮ＋拡散層、３はシランと酸素ガスを反
応させる気相成長法によシ堆積した膜厚０．７μｍ程度
の二酸化珪素膜であシ、この上に形成されるアルミニウ
ム配線と基板に形成された耐拡散層との層間絶縁膜を構
成する。この気相成長法により堆積した二酸化珪素膜３
を１０００℃の酸素又は窒素ガス雰囲気で焼きしめる。
次に第１図（ｂ）のように、ネガ型ゴム系フォトレジス
ト４による電極数シ出し用孔あけのための／′ｅターン
を形成した後、第１図（ｃ）のように、フッ化水素酸・
フッ化アンモニウム混合液によシ二酸化珪素膜３をエツ
チングする。従来、この混合液はフッ化水素酸７％、フ
ッ化アンモニウム３４チを含む水溶液が用いられてお９
、焼きしめられた二酸化珪素膜のエツチング速度は液温
２０℃で約１１０ ｎｍ／分である。膜厚０．７ミクロ
ンの二酸化珪素膜をエツチングすると、第１図（Ｃ）の
ような形状でエツチングされ、上縁部がひさし状になっ
た孔５が形成される。また、断面の傾斜角度θは約゛７
５°である。このような現象はウェットエツチング特有
の現象である。
ト４による電極数シ出し用孔あけのための／′ｅターン
を形成した後、第１図（ｃ）のように、フッ化水素酸・
フッ化アンモニウム混合液によシ二酸化珪素膜３をエツ
チングする。従来、この混合液はフッ化水素酸７％、フ
ッ化アンモニウム３４チを含む水溶液が用いられてお９
、焼きしめられた二酸化珪素膜のエツチング速度は液温
２０℃で約１１０ ｎｍ／分である。膜厚０．７ミクロ
ンの二酸化珪素膜をエツチングすると、第１図（Ｃ）の
ような形状でエツチングされ、上縁部がひさし状になっ
た孔５が形成される。また、断面の傾斜角度θは約゛７
５°である。このような現象はウェットエツチング特有
の現象である。
エツチング後、フォトレジストを除去し、第１図（ｄ）
に示すように、アルミニウム膜６を電子ビーム蒸着法に
より、膜厚１．０μｍに形成すると、二酸化珪素膜３の
段差部分（孔の上縁部）でくびれを生じ、この部分で断
線しゃすくなる。特に、アルミニウム膜が薄い場合は、
段差部分で断線しゃすくなシ、集積回路装置の製造にお
いて、歩留シ低下の原因となっていた。
に示すように、アルミニウム膜６を電子ビーム蒸着法に
より、膜厚１．０μｍに形成すると、二酸化珪素膜３の
段差部分（孔の上縁部）でくびれを生じ、この部分で断
線しゃすくなる。特に、アルミニウム膜が薄い場合は、
段差部分で断線しゃすくなシ、集積回路装置の製造にお
いて、歩留シ低下の原因となっていた。
（発明の目的）
本発明は、かかる従来方法での欠点を解消するもので、
二酸化珪素膜からなる層間絶縁膜に設ける貫通孔の上縁
部に傾斜をっけ、この部分でのアルミニウム断線を防止
し、アルミニウム配線の加工歩留シの向上を図るように
した半導体装置の製造方法を提供するものである。
二酸化珪素膜からなる層間絶縁膜に設ける貫通孔の上縁
部に傾斜をっけ、この部分でのアルミニウム断線を防止
し、アルミニウム配線の加工歩留シの向上を図るように
した半導体装置の製造方法を提供するものである。
（発明の構成）
本発明は、気相成長法にょシ堆積した二酸化珪素膜上に
、ゴム系フォトレジストのｉ４ターン形成をし、このフ
ォトレジストを耐食被膜として、フッ化水素酸１．２〜
４．２％、フッ化アンモニウム３６〜４０チからなるフ
ッ化水素酸・フッ化アンモニウム混合水溶液で二酸化珪
素膜をエツチングし、貫通孔を形成する。これによって
、二酸化珪素膜に形成した貫通孔の縁部がゆるやかな鈍
角となシ、この部分でのアルミニウム配線の断線を防止
し、アルミニウム配線の加工歩留シの向上を図ることが
できる。
、ゴム系フォトレジストのｉ４ターン形成をし、このフ
ォトレジストを耐食被膜として、フッ化水素酸１．２〜
４．２％、フッ化アンモニウム３６〜４０チからなるフ
ッ化水素酸・フッ化アンモニウム混合水溶液で二酸化珪
素膜をエツチングし、貫通孔を形成する。これによって
、二酸化珪素膜に形成した貫通孔の縁部がゆるやかな鈍
角となシ、この部分でのアルミニウム配線の断線を防止
し、アルミニウム配線の加工歩留シの向上を図ることが
できる。
（実施例の説明）
以下、図面に基づいて実施例を詳細に説明する。
第２図は、一実施例の製造方法を示したものである。第
２図（ａ）において、１はＰ型シリコン基板、２は基板
に形成されたＮ＋拡散層、３は気相成長法によシ堆積し
た二酸化珪素膜であシ、膜厚０．７ミクロンである。堆
積後、１ｏｏｏ℃、酸素雰囲気で焼きしめる。次に第２
図（ｂ）のように、コ゛ム系フォトレジスト４による電
極数シ出し用孔あけのだめのパターンを形成する。そし
て、フッ化水素酸２．２％、フッ化アンモニウム３８％
かうするフッ化水素酸・フッ化アンモニウム水溶液で二
酸化珪素膜３をエツチングする。これにより、第２図（
ｃ）に示したような断面形状を有し、即ちＡに屈曲点を
もち、θ２がθｌよシも小さく、上縁部で角が削られた
形状の孔７が形成される。この場合、θ１は４５°、θ
２は３０°となシ、Ａ点は底部からの距離Ｘが０．３ミ
クロンの位置にある。
２図（ａ）において、１はＰ型シリコン基板、２は基板
に形成されたＮ＋拡散層、３は気相成長法によシ堆積し
た二酸化珪素膜であシ、膜厚０．７ミクロンである。堆
積後、１ｏｏｏ℃、酸素雰囲気で焼きしめる。次に第２
図（ｂ）のように、コ゛ム系フォトレジスト４による電
極数シ出し用孔あけのだめのパターンを形成する。そし
て、フッ化水素酸２．２％、フッ化アンモニウム３８％
かうするフッ化水素酸・フッ化アンモニウム水溶液で二
酸化珪素膜３をエツチングする。これにより、第２図（
ｃ）に示したような断面形状を有し、即ちＡに屈曲点を
もち、θ２がθｌよシも小さく、上縁部で角が削られた
形状の孔７が形成される。この場合、θ１は４５°、θ
２は３０°となシ、Ａ点は底部からの距離Ｘが０．３ミ
クロンの位置にある。
断面形状は液組成によって変化し、フッ化水素酸濃度を
高くしてフッ化水素酸４．２％、フッ化アンモニウム３
７％ではθＩ＝５５°、ｘ ＝ ０．６ミクロンとなシ
、段差部の角を削シ落とす量が小さくなるが、アルミ配
線の断線防止効果は得られる。
高くしてフッ化水素酸４．２％、フッ化アンモニウム３
７％ではθＩ＝５５°、ｘ ＝ ０．６ミクロンとなシ
、段差部の角を削シ落とす量が小さくなるが、アルミ配
線の断線防止効果は得られる。
フッ化水素酸濃度をこれよシ高くすると、θｌが大きく
、かつ段差部の角を削１す効果がなくなシ、アルミ配線
の断線防止効果はない。逆に、フッ化水素酸濃度を１．
２％、フッ化アンモニウム３９チとすると、θ１ ＝４
５°、θ２−２５°、Ｘ ＝ ０．２ミクロンとなシ、
傾斜がゆるやかになってアルミ断線の防止効果は著しい
。しかし、フッ化水素酸濃度をこれよシ低くすると、Ｘ
が０近くなり、孔の広がシが大きくなるため、微細な集
積回路装置では隣接する素子への影響が生じるため、利
用がむづかしく々る。
、かつ段差部の角を削１す効果がなくなシ、アルミ配線
の断線防止効果はない。逆に、フッ化水素酸濃度を１．
２％、フッ化アンモニウム３９チとすると、θ１ ＝４
５°、θ２−２５°、Ｘ ＝ ０．２ミクロンとなシ、
傾斜がゆるやかになってアルミ断線の防止効果は著しい
。しかし、フッ化水素酸濃度をこれよシ低くすると、Ｘ
が０近くなり、孔の広がシが大きくなるため、微細な集
積回路装置では隣接する素子への影響が生じるため、利
用がむづかしく々る。
次に、フォトレジスト４を除去した後、第２図（ｄ）の
ように、アルミニウム膜６を蒸着によ多形成し、写真食
刻法で配線パターンを形成する。孔の縁の段差部には均
一にアルミニウム膜が蒸着され、この部分での断線が防
止される。従って、貫通孔のパターン形成の精度や均一
性を低下することなく、孔縁部に傾斜を付けることによ
シ、アルミニウム配線の断線防止が可能である。
ように、アルミニウム膜６を蒸着によ多形成し、写真食
刻法で配線パターンを形成する。孔の縁の段差部には均
一にアルミニウム膜が蒸着され、この部分での断線が防
止される。従って、貫通孔のパターン形成の精度や均一
性を低下することなく、孔縁部に傾斜を付けることによ
シ、アルミニウム配線の断線防止が可能である。
（発明の効果）
以上のように本発明によれば、貫通孔の縁部に傾斜を付
けることが可能となシ、この部分でアルミニウム々どの
金属蒸着を均一に行なうことができ、アルミニウム配線
の断線を防止することが可能となシ、アルミニウム配線
の加工歩留シの向上を図ることができる。
けることが可能となシ、この部分でアルミニウム々どの
金属蒸着を均一に行なうことができ、アルミニウム配線
の断線を防止することが可能となシ、アルミニウム配線
の加工歩留シの向上を図ることができる。
第１図（ａ）〜（ｄ）は、従来の半導体集積回路装置の
製造工程を示す断面図、第２図（ａ）〜（ｄ）は、本発
明の一実施例の製造工程を示す断面図である。 １・・・シリコン基板、２・・・Ｎ拡散層、３・・・二
酸化珪素膜、４・・・フォトレジスト膜、６・・・アル
ミニウム膜、７・・・貫通孔。 第１図 第２図
製造工程を示す断面図、第２図（ａ）〜（ｄ）は、本発
明の一実施例の製造工程を示す断面図である。 １・・・シリコン基板、２・・・Ｎ拡散層、３・・・二
酸化珪素膜、４・・・フォトレジスト膜、６・・・アル
ミニウム膜、７・・・貫通孔。 第１図 第２図
Claims (1)
- 気相成長法によシ堆積した二酸化珪素膜上に、ゴム系フ
ォトレジストのＡターンを形成し、前記フォトレジスト
を耐食被膜として、フッ化水素酸１６２〜４．２１．フ
ッ化アンモニウム３６〜４０チからなるフッ化水素酸・
フッ化アンモニウム混合水溶液で前記二酸化珪素膜をエ
ツチングして貫通孔を形成する工程を含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19408983A JPS6086825A (ja) | 1983-10-19 | 1983-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19408983A JPS6086825A (ja) | 1983-10-19 | 1983-10-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086825A true JPS6086825A (ja) | 1985-05-16 |
Family
ID=16318765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19408983A Pending JPS6086825A (ja) | 1983-10-19 | 1983-10-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086825A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101527057B1 (ko) * | 2007-06-08 | 2015-06-08 | 타이코 일렉트로닉스 에이엠피 게엠베하 | 전기 콘택 요소와 케이블에 대한 고정을 갖는 플러그 커넥터 하우징 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53126272A (en) * | 1977-04-11 | 1978-11-04 | Hitachi Ltd | Fabrication of multilayer insulation films |
-
1983
- 1983-10-19 JP JP19408983A patent/JPS6086825A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53126272A (en) * | 1977-04-11 | 1978-11-04 | Hitachi Ltd | Fabrication of multilayer insulation films |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101527057B1 (ko) * | 2007-06-08 | 2015-06-08 | 타이코 일렉트로닉스 에이엠피 게엠베하 | 전기 콘택 요소와 케이블에 대한 고정을 갖는 플러그 커넥터 하우징 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JPS5944824A (ja) | 自己整合型コンタクトを形成するリフトオフ方法 | |
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| JPS6086825A (ja) | 半導体装置の製造方法 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPS6135563A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS60153131A (ja) | 半導体素子の製造方法 | |
| JPS59181075A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS58182821A (ja) | 半導体装置の製造方法 | |
| JPS60224245A (ja) | 半導体装置の製造方法 | |
| JPS61168265A (ja) | 半導体装置 | |
| JPS6112394B2 (ja) | ||
| JPS61176114A (ja) | 半導体装置の製造方法 | |
| JPS6127898B2 (ja) | ||
| JPS5972138A (ja) | 半導体装置の製造方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPS6060750A (ja) | 半導体装置の製造方法 | |
| JPS6138611B2 (ja) | ||
| JPS59126628A (ja) | 半導体装置の製造方法 | |
| JPS6239026A (ja) | 半導体装置の製造方法 |