JPS608655B2 - パルス位置変調方式 - Google Patents
パルス位置変調方式Info
- Publication number
- JPS608655B2 JPS608655B2 JP49073417A JP7341774A JPS608655B2 JP S608655 B2 JPS608655 B2 JP S608655B2 JP 49073417 A JP49073417 A JP 49073417A JP 7341774 A JP7341774 A JP 7341774A JP S608655 B2 JPS608655 B2 JP S608655B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- word
- information
- time
- position modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はパルス位置の変化により情報を伝送するパルス
位置変調方式に関する。
位置変調方式に関する。
ディジタル信号のパルス位置変調による情報の伝送では
一般に入力Ｎビットの信号により１ワードを構成し、１
ワードもこ与えられた時間長を２Ｎ個の情報タイムスロ
ットに分割して、この２Ｎ個のタイムスロットの、どの
タイムスロットの位置でパルスを送出するかによって入
力Ｎビットの信号が伝送される。
一般に入力Ｎビットの信号により１ワードを構成し、１
ワードもこ与えられた時間長を２Ｎ個の情報タイムスロ
ットに分割して、この２Ｎ個のタイムスロットの、どの
タイムスロットの位置でパルスを送出するかによって入
力Ｎビットの信号が伝送される。
２値ディジタル信号の情報伝送速度ｆビット毎秒、とし
この２値ディジタル信号を入力信号とすると、パルス位
置変調の１ワードをＮビットで構成すると、１ワード‘
こ２Ｎ個のタイムスロットが必要となる。
この２値ディジタル信号を入力信号とすると、パルス位
置変調の１ワードをＮビットで構成すると、１ワード‘
こ２Ｎ個のタイムスロットが必要となる。
パルス位置変調のための変調クロックｆｏは１ワードを
Ｎビットとして、２Ｎ個のタイムスロットを設けるため
に範＝ｆ・２Ｎ／Ｎの関係にある。このため入力信号の
１ビットの時間長Ｔ＝１′ｆと、パルス位置変調の１タ
イムスロットの時間長Ｔｏ＝１′ｆｏの関係はＴｏ／Ｔ
＝Ｎ／２Ｎとなり１タイムスロットの時間長も入力信号
の１ビットの時間に比でて小さくなる。従って、パルス
位置変調のパルス発生回路を高速化し、また送信回路あ
るいは受信回路では次のタイムスロットまで発生パルス
のパターン効果、回路に起因するパルスの変形が及ばな
い回路にする必要がある。
Ｎビットとして、２Ｎ個のタイムスロットを設けるため
に範＝ｆ・２Ｎ／Ｎの関係にある。このため入力信号の
１ビットの時間長Ｔ＝１′ｆと、パルス位置変調の１タ
イムスロットの時間長Ｔｏ＝１′ｆｏの関係はＴｏ／Ｔ
＝Ｎ／２Ｎとなり１タイムスロットの時間長も入力信号
の１ビットの時間に比でて小さくなる。従って、パルス
位置変調のパルス発生回路を高速化し、また送信回路あ
るいは受信回路では次のタイムスロットまで発生パルス
のパターン効果、回路に起因するパルスの変形が及ばな
い回路にする必要がある。
同様に伝送路等における遅延歪も発生パルスの次のタイ
ムスロットに影響を与えない範囲に制限する必要がある
。よって理想的にはパルス位置変調におけるパターン効
果や遅延歪の影響は１タイムスロット以内にする必要が
あり、入力信号をそのまま伝送した場合の前記の影響は
１ビットの時間中以内となるために、例えば遅延歪等の
影響が伝送路の長さに比例するとすればパルス位置変調
における許容される伝送路の長さは入力信号をそのまま
伝送したのに比べてＮ／２Ｎとなり無中継の伝送距離が
短かくなる欠点がある。また入力信号の速度ｆとパルス
位置変調の変調速度的の関係はｆｏ＝ｆ・２Ｎ／Ｎとな
るためｆとめの比が整数関係にない場合は、入力信号を
バルス位置変調信号に変換するためのｆｏのクロックを
発生する回路及びパルス位置変調信号から入信号を再生
するｆのクロックを発生する回路は雑化する。またパル
ス位置変調の変調速度は入信号に比べて高速化するため
に変調あるいは復調では信号の書き込み、読み出しを１
タイムスロット以内で行なう必要があり、遅延時間の少
ない論理素子を必要とする。本発明の目的は前記欠点を
改善したパルス位置変調方式を提供することにある。
ムスロットに影響を与えない範囲に制限する必要がある
。よって理想的にはパルス位置変調におけるパターン効
果や遅延歪の影響は１タイムスロット以内にする必要が
あり、入力信号をそのまま伝送した場合の前記の影響は
１ビットの時間中以内となるために、例えば遅延歪等の
影響が伝送路の長さに比例するとすればパルス位置変調
における許容される伝送路の長さは入力信号をそのまま
伝送したのに比べてＮ／２Ｎとなり無中継の伝送距離が
短かくなる欠点がある。また入力信号の速度ｆとパルス
位置変調の変調速度的の関係はｆｏ＝ｆ・２Ｎ／Ｎとな
るためｆとめの比が整数関係にない場合は、入力信号を
バルス位置変調信号に変換するためのｆｏのクロックを
発生する回路及びパルス位置変調信号から入信号を再生
するｆのクロックを発生する回路は雑化する。またパル
ス位置変調の変調速度は入信号に比べて高速化するため
に変調あるいは復調では信号の書き込み、読み出しを１
タイムスロット以内で行なう必要があり、遅延時間の少
ない論理素子を必要とする。本発明の目的は前記欠点を
改善したパルス位置変調方式を提供することにある。
以下、従来方式と比較しながら本発明による方式を説明
する。
する。
パルス位置変調方式では１ワードＮビットの信号を伝送
するには２Ｎ個の情報タイムスロットを必要とし、従来
の方式では１ワードを２Ｎ個の情報タィムス。
するには２Ｎ個の情報タイムスロットを必要とし、従来
の方式では１ワードを２Ｎ個の情報タィムス。
ット、に均等に分割した方式が探られてきた。本発明に
よるパルス位置変調方式では、１ワードに与えられた時
間幅を２Ｎ個より多いタイムスロットに分割する。
よるパルス位置変調方式では、１ワードに与えられた時
間幅を２Ｎ個より多いタイムスロットに分割する。
この場合の１ワードのタイムスロット数を２Ｎ＋Ｑとし
、２Ｎを情報タイムスロット、Ｑを本発明における挿入
タィムス。ツトとする。パルス位置変調では伝送される
情報パルスは１ワードの中の２Ｎ個の情報タイムスロッ
トの中の１つのタイムスロットのみに発生するので、本
発明による挿入タイムスロットＱを次のワードとの間に
挿入すれば次のワードの情報パルスとの間隔は少なくと
もＱだけ離れることになる。その結果従来の方式に比べ
てパターン効果や遅延歪等の許容時間を増すことができ
る。本発明による挿入タイムスロットＱを含むパルス位
置変調では１ワードを２Ｎ十Ｑのタイムスロットに分割
し、入力Ｎビットの信号による情報パルスの発生位置は
入力符号によって決まる位置に挿入タイムスロットＱを
加えた位置となる。復調では受信したパルス位置から挿
入タイムスロットＱを引いた位置を入力Ｎビットの符号
位置として復調する。この方法によりパルス位置変調に
よる前後する情報パルスは少なくとも挿入タイムスロッ
トＱの時間以内に近ずかないことになる。よって送信回
路あるいは受信回路におけるパターン効果の影響がＱの
時間以内であれば次の情報パルスまで影響を及ぼさなく
できる。また伝送路における遅延歪がＱの時間以内であ
れば次の情報パルスまで影響しないことになり、これら
のパターン効果、遅延歪による信号劣化等を波形等化し
て、検出することによって情報パルスの再生が可能とな
る。挿入タイムスロットＱを加えることにより変調速度
はわ＝ｆごう三となるためにか声Ｑが整数になるように
Ｑを選ぶことによって、℃‘まｆを逓倍することにより
発生でき、またｆはめを分周することにつて発生できる
から変調、後調クロックの発生が簡単になる。パルス位
置変調、復調回路は主に２Ｎ進カウン外こよる計数回路
によりワード位置を計数する回路構成となるために挿入
タイムスロットＱの時間だけ２Ｎ進カウンタを止めた状
態にしておくことが可能である。よって例えば１ワード
のうち変調回路ではＱの時間分だけ２Ｎ進カウンタを止
めることによってＱを加える動作をし、復調回路でＱの
時間だけ２Ｎ進カウンタを止めることによってＱを引い
た動作をさせることができる。また変調回路では、止め
たＱの時間内に変調回路に入力Ｎビットの信号を書き込
みＱの時間後から２Ｎ進カゥン夕を動作させてパルス位
置変調パルスを発生する。復調回路ではパルス位置変調
パルスを受信してＱの時間だけ２Ｎ進カウンタを止めて
Ｎビットの入力信号を読みだしてＱの時間後から次のパ
ルスを受信するまで２Ｎ進カゥンタを動作させる。よっ
てＮビットの入力信号の書き込み、読み出しが２Ｎ進カ
ゥンタを止めた状態で行なうことができ変調、復調回路
における書き込み、読み出し‘こ時間的余裕ができる。
また遅延歪等により複数個のタイムスロットに情報パル
スが有りと判定される場合でも、その中の１個を論理回
路等により真の情報パルスと判定して、次からのＱの時
間内のパルスを論理的に削除することができる。次に本
発明の実施例をタイムチャートを用いて説明する。第１
図、第２図は情報パルスの相対的なパルス位置に情報を
もたせて伝送する差動パルス位置変調、袴願昭４６一９
８２８号、における情報パルス列を示し、Ｎビットの符
号を和分演算後各ワードの基準時間位置から、和分演算
後のＮビットの符号をパルス位置変調する場合を示す。
第１図は本発明の挿入タイムスロットＱを持たない従来
の方式、第２図は挿入タイムスロットＱを持たせた本発
明の方式を示す。Ｗａ，Ｗｂ，Ｗｃ，Ｗｄは各ワードを
示し、１ワードＮビットとして入力信号の速度をｆビッ
ト毎秒とすると１ワードの時間１′ｆＮである。第１図
では１ワードを２Ｎのタイムスロットに分割され、各ワ
ードでＮビットの和分演算後の符号によって、各ワード
の初めを基準としてＭａの位置に情報パルスＰａ同様に
Ｍｂの位置にＰｂ，Ｍｃの位置はＰｃ，Ｍｄの位置にＰ
ｂの情報パルスを発生する。復調回路ではＰａとＰｂと
の相対的なパルス位置によりワードＷｂを復調、同様に
ＰｂとＰｃとの相対的なパルス位置によってワードＷｃ
を、ＰｃとＰｄとの位置によってワードＷｄを復調する
。この場合例えば第１図のＰｂの位置とＰｃの位置の様
に情報パルスが連続する場合が発生する。第２図の本発
明の方式では１ワードを２Ｎ＋Ｑのタイムスロットに分
割して、挿入タイムスロットＱをワードの初めに置き、
よってＱの時間後から第１図と同じくＮねの位置にＰａ
，Ｍｂの位置にＰｂ，Ｍｃの位置にＰｃｏＭｄの位置に
Ｐｄの情報パルスを発生する。復調回路ではＰａとＰｂ
の相対的位置からＱの時間を引くことによりワードＷｂ
を復調、同様にＰｂとＰｃの相対的位置、ＰｃとＰｄと
の相対的位置の各々からＱの時間を引くことによってワ
ードＷｃ，Ｗｄを復調する。第１図ではＰｂ，Ｐｃが連
続しているが、第２図本発明の方式ではこの場合でもＰ
ｂ，Ｐｃとの間にＱの間隔を持たせることができる。
、２Ｎを情報タイムスロット、Ｑを本発明における挿入
タィムス。ツトとする。パルス位置変調では伝送される
情報パルスは１ワードの中の２Ｎ個の情報タイムスロッ
トの中の１つのタイムスロットのみに発生するので、本
発明による挿入タイムスロットＱを次のワードとの間に
挿入すれば次のワードの情報パルスとの間隔は少なくと
もＱだけ離れることになる。その結果従来の方式に比べ
てパターン効果や遅延歪等の許容時間を増すことができ
る。本発明による挿入タイムスロットＱを含むパルス位
置変調では１ワードを２Ｎ十Ｑのタイムスロットに分割
し、入力Ｎビットの信号による情報パルスの発生位置は
入力符号によって決まる位置に挿入タイムスロットＱを
加えた位置となる。復調では受信したパルス位置から挿
入タイムスロットＱを引いた位置を入力Ｎビットの符号
位置として復調する。この方法によりパルス位置変調に
よる前後する情報パルスは少なくとも挿入タイムスロッ
トＱの時間以内に近ずかないことになる。よって送信回
路あるいは受信回路におけるパターン効果の影響がＱの
時間以内であれば次の情報パルスまで影響を及ぼさなく
できる。また伝送路における遅延歪がＱの時間以内であ
れば次の情報パルスまで影響しないことになり、これら
のパターン効果、遅延歪による信号劣化等を波形等化し
て、検出することによって情報パルスの再生が可能とな
る。挿入タイムスロットＱを加えることにより変調速度
はわ＝ｆごう三となるためにか声Ｑが整数になるように
Ｑを選ぶことによって、℃‘まｆを逓倍することにより
発生でき、またｆはめを分周することにつて発生できる
から変調、後調クロックの発生が簡単になる。パルス位
置変調、復調回路は主に２Ｎ進カウン外こよる計数回路
によりワード位置を計数する回路構成となるために挿入
タイムスロットＱの時間だけ２Ｎ進カウンタを止めた状
態にしておくことが可能である。よって例えば１ワード
のうち変調回路ではＱの時間分だけ２Ｎ進カウンタを止
めることによってＱを加える動作をし、復調回路でＱの
時間だけ２Ｎ進カウンタを止めることによってＱを引い
た動作をさせることができる。また変調回路では、止め
たＱの時間内に変調回路に入力Ｎビットの信号を書き込
みＱの時間後から２Ｎ進カゥン夕を動作させてパルス位
置変調パルスを発生する。復調回路ではパルス位置変調
パルスを受信してＱの時間だけ２Ｎ進カウンタを止めて
Ｎビットの入力信号を読みだしてＱの時間後から次のパ
ルスを受信するまで２Ｎ進カゥンタを動作させる。よっ
てＮビットの入力信号の書き込み、読み出しが２Ｎ進カ
ゥンタを止めた状態で行なうことができ変調、復調回路
における書き込み、読み出し‘こ時間的余裕ができる。
また遅延歪等により複数個のタイムスロットに情報パル
スが有りと判定される場合でも、その中の１個を論理回
路等により真の情報パルスと判定して、次からのＱの時
間内のパルスを論理的に削除することができる。次に本
発明の実施例をタイムチャートを用いて説明する。第１
図、第２図は情報パルスの相対的なパルス位置に情報を
もたせて伝送する差動パルス位置変調、袴願昭４６一９
８２８号、における情報パルス列を示し、Ｎビットの符
号を和分演算後各ワードの基準時間位置から、和分演算
後のＮビットの符号をパルス位置変調する場合を示す。
第１図は本発明の挿入タイムスロットＱを持たない従来
の方式、第２図は挿入タイムスロットＱを持たせた本発
明の方式を示す。Ｗａ，Ｗｂ，Ｗｃ，Ｗｄは各ワードを
示し、１ワードＮビットとして入力信号の速度をｆビッ
ト毎秒とすると１ワードの時間１′ｆＮである。第１図
では１ワードを２Ｎのタイムスロットに分割され、各ワ
ードでＮビットの和分演算後の符号によって、各ワード
の初めを基準としてＭａの位置に情報パルスＰａ同様に
Ｍｂの位置にＰｂ，Ｍｃの位置はＰｃ，Ｍｄの位置にＰ
ｂの情報パルスを発生する。復調回路ではＰａとＰｂと
の相対的なパルス位置によりワードＷｂを復調、同様に
ＰｂとＰｃとの相対的なパルス位置によってワードＷｃ
を、ＰｃとＰｄとの位置によってワードＷｄを復調する
。この場合例えば第１図のＰｂの位置とＰｃの位置の様
に情報パルスが連続する場合が発生する。第２図の本発
明の方式では１ワードを２Ｎ＋Ｑのタイムスロットに分
割して、挿入タイムスロットＱをワードの初めに置き、
よってＱの時間後から第１図と同じくＮねの位置にＰａ
，Ｍｂの位置にＰｂ，Ｍｃの位置にＰｃｏＭｄの位置に
Ｐｄの情報パルスを発生する。復調回路ではＰａとＰｂ
の相対的位置からＱの時間を引くことによりワードＷｂ
を復調、同様にＰｂとＰｃの相対的位置、ＰｃとＰｄと
の相対的位置の各々からＱの時間を引くことによってワ
ードＷｃ，Ｗｄを復調する。第１図ではＰｂ，Ｐｃが連
続しているが、第２図本発明の方式ではこの場合でもＰ
ｂ，Ｐｃとの間にＱの間隔を持たせることができる。
第３図、第４図は差動パルス位置変調方式における情報
パルス列を示し、入力信号Ｎビットの和分演算を行なわ
ない直接差動パルス位置変調の場合を示す。
パルス列を示し、入力信号Ｎビットの和分演算を行なわ
ない直接差動パルス位置変調の場合を示す。
第３図は従釆の方式における情報パルス列、第４図は本
発明の方式の情報パルス列を示す。第３図では１ワード
当り２Ｎのタイムスロットに分割され、情報パルスＰａ
′の位置から次のワードＷけが入力されてその情報パル
スはＰをからＭ位′の位置にＰｂ′として発生する。同
様にワ−ドＷｃ′はＰｂ′の位置を基準としてＭｃ′の
位置にＰｃ′，Ｗｄ′はＰｃ′の位置を基準としてＭｄ
′の位置にＰｄ′の情報パルスを発生する。
発明の方式の情報パルス列を示す。第３図では１ワード
当り２Ｎのタイムスロットに分割され、情報パルスＰａ
′の位置から次のワードＷけが入力されてその情報パル
スはＰをからＭ位′の位置にＰｂ′として発生する。同
様にワ−ドＷｃ′はＰｂ′の位置を基準としてＭｃ′の
位置にＰｃ′，Ｗｄ′はＰｃ′の位置を基準としてＭｄ
′の位置にＰｄ′の情報パルスを発生する。
復調回路ではＰａ′とＰｂ′の間隔Ｍｂ′によりワード
Ｗｂ′を復調、同様にＰｂ′とＰでの間隔ＭでによりＷ
ｃ′，Ｐｃ′とＰｄ′との間隔によりＷｄ′を復調する
。第３図Ｐｂ′，Ｐｃ′の例の様に情報パルスが連続す
る場合が発生する。第４図本発明の方式では１ワード当
り２Ｎ十Ｑのタイムスロットに分割してＰａ′の情報パ
ルスの発生後挿入タイムスロットＱを挿入して、Ｑの時
間後からワ−ドＷｂ′によりＭ比′の位置にＰｂ′を発
生、同様にＰｂ′後Ｑを挿入してＱの時間後からワード
Ｗｃ′‘こよってＭｃ′の位置にＰｃ′，Ｐｃ′後Ｑを
挿入してＱの時間後からワードＷｄ′によってＭｄ′の
位置にＰｄ′の情報パルスを発生する。復調回路ではＰ
ａ′とＰｂ′の間鮫Ｑ＋Ｍｂ′よりＱを引いてワードＷ
ｂ′を復調、同様にＰｂ′とＰｃ′の間隔Ｑ十Ｍｃ′よ
りＱを引いてワードＷｃ′を、Ｐｃ′とＰｄ′の間隔Ｑ
＋Ｍｄ′よりＱを引いてＷｄ′を復調する。第３図Ｐｂ
′，Ｐｃ′が連続発生する場合でも第４図ではＰｂ′と
Ｐｃ′の間にＱが入りＱの間隔をもたせることができる
。よって本発明のパルス位置変調方式により挿入タイム
スロットＱを情報パルス間に加えることにより少なくと
も情報パルスはＱの間隔だけ離れて発生することにより
、送信回路、伝送路、受信回路における情報パルスのパ
ターン効果等による符号間干渉、遅延歪みの次の情報パ
ルスへの影響を少なくすることができる。
Ｗｂ′を復調、同様にＰｂ′とＰでの間隔ＭでによりＷ
ｃ′，Ｐｃ′とＰｄ′との間隔によりＷｄ′を復調する
。第３図Ｐｂ′，Ｐｃ′の例の様に情報パルスが連続す
る場合が発生する。第４図本発明の方式では１ワード当
り２Ｎ十Ｑのタイムスロットに分割してＰａ′の情報パ
ルスの発生後挿入タイムスロットＱを挿入して、Ｑの時
間後からワ−ドＷｂ′によりＭ比′の位置にＰｂ′を発
生、同様にＰｂ′後Ｑを挿入してＱの時間後からワード
Ｗｃ′‘こよってＭｃ′の位置にＰｃ′，Ｐｃ′後Ｑを
挿入してＱの時間後からワードＷｄ′によってＭｄ′の
位置にＰｄ′の情報パルスを発生する。復調回路ではＰ
ａ′とＰｂ′の間鮫Ｑ＋Ｍｂ′よりＱを引いてワードＷ
ｂ′を復調、同様にＰｂ′とＰｃ′の間隔Ｑ十Ｍｃ′よ
りＱを引いてワードＷｃ′を、Ｐｃ′とＰｄ′の間隔Ｑ
＋Ｍｄ′よりＱを引いてＷｄ′を復調する。第３図Ｐｂ
′，Ｐｃ′が連続発生する場合でも第４図ではＰｂ′と
Ｐｃ′の間にＱが入りＱの間隔をもたせることができる
。よって本発明のパルス位置変調方式により挿入タイム
スロットＱを情報パルス間に加えることにより少なくと
も情報パルスはＱの間隔だけ離れて発生することにより
、送信回路、伝送路、受信回路における情報パルスのパ
ターン効果等による符号間干渉、遅延歪みの次の情報パ
ルスへの影響を少なくすることができる。
また本発明の方式により情報パルスのパルス中を１タィ
ムス。ット以上にしても次の情報パルスとの間が少なく
ともぴの間隔だけ離れているのでパルス中がＱの間隔以
内であれば原理的に復調可能である。本発明による方式
の説明にあたり、差動パルス位置変調に応用した場合に
ついて詳細な説明を行なったが、他のパルス位置変調方
式についても同様に応用することができる。
ムス。ット以上にしても次の情報パルスとの間が少なく
ともぴの間隔だけ離れているのでパルス中がＱの間隔以
内であれば原理的に復調可能である。本発明による方式
の説明にあたり、差動パルス位置変調に応用した場合に
ついて詳細な説明を行なったが、他のパルス位置変調方
式についても同様に応用することができる。
例えば同期パルスを伝送するパルス位置変調方式におい
ても本発明の挿入タイムスロットを同期パルスと情報パ
ルスの間に挿入することにより同様に本方式を用いるこ
とができる。また情報パルスが連続的に変化するアナロ
グパールス位置変調方式にも適用可能である。
ても本発明の挿入タイムスロットを同期パルスと情報パ
ルスの間に挿入することにより同様に本方式を用いるこ
とができる。また情報パルスが連続的に変化するアナロ
グパールス位置変調方式にも適用可能である。
要するに本発明の範囲は上記実施例に限定されるもので
なく特許請求の範囲記載のすべてにおよぶものである。
なく特許請求の範囲記載のすべてにおよぶものである。
図面の簡単な説明第１図は従来の差動パルス位置変調方
式における変調パルス列、第２図は本発明の差動パルス
位置変調方式における変調パルス列、第３図は従来の拳
動パルス位置変調方式における変調パルス列、第４図は
本発明の差動パルス位置変調方式における変調パルス列
を示す。
式における変調パルス列、第２図は本発明の差動パルス
位置変調方式における変調パルス列、第３図は従来の拳
動パルス位置変調方式における変調パルス列、第４図は
本発明の差動パルス位置変調方式における変調パルス列
を示す。
Ｑ・・・挿入タイムスロット。
／汐Ｚ凶
）汐Ｚの
／次Ｊ凶
／うクム蟹
Claims (1)
- １ １ワードがＮビツト（Ｎは正の整数）のデイジタル
信号の各ワードに（２＾Ｎ＋α）個、（αは正の整数）
のタイムスロツトを割り当て、連続する２＾Ｎ個のタイ
ムスロツト上のパルスの発生の位置の変化によつて前記
デイジタル信号を変調し、２＾Ｎ個のタイムスロツトに
続くα個のタイムスロツトはパルス信号を発生させず伝
送されるパルス信号が前記α個のタイムスロツト以内に
近ずかないようすることを特徴とするパルス位置変調方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49073417A JPS608655B2 (ja) | 1974-06-28 | 1974-06-28 | パルス位置変調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49073417A JPS608655B2 (ja) | 1974-06-28 | 1974-06-28 | パルス位置変調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5169348A JPS5169348A (ja) | 1976-06-15 |
| JPS608655B2 true JPS608655B2 (ja) | 1985-03-05 |
Family
ID=13517598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49073417A Expired JPS608655B2 (ja) | 1974-06-28 | 1974-06-28 | パルス位置変調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608655B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319776Y2 (ja) * | 1985-07-19 | 1991-04-26 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2543187Y2 (ja) * | 1992-03-25 | 1997-08-06 | アイワ株式会社 | テープレコーダなどのキャビネット |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4886418A (ja) * | 1972-02-16 | 1973-11-15 |
-
1974
- 1974-06-28 JP JP49073417A patent/JPS608655B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4886418A (ja) * | 1972-02-16 | 1973-11-15 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319776Y2 (ja) * | 1985-07-19 | 1991-04-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5169348A (ja) | 1976-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4382298A (en) | Binary digit or bit restoration circuit | |
| US4353130A (en) | Device for processing serial information which includes synchronization words | |
| GB1578635A (en) | Dc free encoding for data transmission system | |
| NL8004723A (nl) | Digitaal signaaltransmissiestelsel. | |
| KR920008049B1 (ko) | 동기회로 | |
| JPS5923660B2 (ja) | ディジタル信号伝送方式 | |
| US3996586A (en) | Magnetic tape pulse width to digital convertor | |
| JPS5871753A (ja) | Ｆｆｓｋ変調デ−タ信号受信機 | |
| JPS608655B2 (ja) | パルス位置変調方式 | |
| US3867574A (en) | Three phase jump encoder and decoder | |
| JPH036694B2 (ja) | ||
| US3852810A (en) | Self-clocking nrz recording and reproduction system | |
| GB1112399A (en) | Binary signal detecting systems | |
| JPS6361812B2 (ja) | ||
| US4212038A (en) | Double density read recovery | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| US4757520A (en) | FM signal demodulating apparatus | |
| JPH0477994B2 (ja) | ||
| SU1007122A1 (ru) | Устройство дл магнитной записи и воспроизведени цифровой информации | |
| SU763953A1 (ru) | Устройство дл воспроизведени информации с многодорожечного магнитного носител | |
| JPH0227828A (ja) | デスタッフ回路 | |
| CA1322032C (en) | Serial data handling circuit | |
| JP2000003563A5 (ja) | ||
| SU1103280A1 (ru) | Устройство перезаписи цифровой информации на магнитную ленту дл средств отображени | |
| SU1607008A1 (ru) | Устройство дл записи цифровой информации |