JPS6084884A - 集積回路素子及びその製造方法 - Google Patents
集積回路素子及びその製造方法Info
- Publication number
- JPS6084884A JPS6084884A JP58192729A JP19272983A JPS6084884A JP S6084884 A JPS6084884 A JP S6084884A JP 58192729 A JP58192729 A JP 58192729A JP 19272983 A JP19272983 A JP 19272983A JP S6084884 A JPS6084884 A JP S6084884A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- protruding electrode
- electrode
- circuit element
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、集積回路素子及びその製造方法に関するもの
である。
である。
近年、集積回路素子が大規模になると共に、それらを高
密度に実装する要求が増大している。また、一方では、
高密度実装を安価に、しかも高信頼性のあるものにした
いという要求も増大している。これらの要求を実現する
ために、従来は基板の上に集積回路素子を接着した後、
集積回路素子の電極取り出し部（ボンディングパソド）
と基板側にあらかじめ設けられた電極とを各々金線やア
ルミ線等で接続していたが、この方法では、金線やアル
ミ線等を接続する作業と、このための余分な基板上の面
積が必要であり、安価で高信頼性があり、しかも高密度
にという要求が実現できなかった。
密度に実装する要求が増大している。また、一方では、
高密度実装を安価に、しかも高信頼性のあるものにした
いという要求も増大している。これらの要求を実現する
ために、従来は基板の上に集積回路素子を接着した後、
集積回路素子の電極取り出し部（ボンディングパソド）
と基板側にあらかじめ設けられた電極とを各々金線やア
ルミ線等で接続していたが、この方法では、金線やアル
ミ線等を接続する作業と、このための余分な基板上の面
積が必要であり、安価で高信頼性があり、しかも高密度
にという要求が実現できなかった。
そこで、これらを解決するために、集積回路素子の電極
取り出し部にあらかしめ突起電極（以下ハンプ電極と称
する）を形成しておき、これと基板上の電極の位置とを
合わせて接着させる技術が開発されたのは周知の事実で
ある。このバンブ電極と基板との接着は、熱によってハ
ンプ電極と基板電極の各々の一部とを溶融することによ
って行なわれる。
取り出し部にあらかしめ突起電極（以下ハンプ電極と称
する）を形成しておき、これと基板上の電極の位置とを
合わせて接着させる技術が開発されたのは周知の事実で
ある。このバンブ電極と基板との接着は、熱によってハ
ンプ電極と基板電極の各々の一部とを溶融することによ
って行なわれる。
一方、バンブ電極の形成された半導体集積回路素子は、
一般にシリコンより成り、また基板は、アルミナセラミ
ックスやガラスエポキシ等が用いられており、このため
、各種熱ストレスに対しては、その膨張係数が異なる。
一般にシリコンより成り、また基板は、アルミナセラミ
ックスやガラスエポキシ等が用いられており、このため
、各種熱ストレスに対しては、その膨張係数が異なる。
従って、この膨張係数の差から発生する機械的ストレス
は、その接点であるバンブ電極に集中し、この結果、バ
ンブ電極はそれらのストレスによりハガレを生じたり、
破壊したりする。これを防ぐためにはバンブ電極の材質
の選択や、バンブ電極の高さを大きくすることによって
応力を分散すること等が行なわれている。その前者にお
いては、貴金属である金を用いることによフてなされる
が、がなり高価なものとなる。また後者においては、技
術的には可能であるがバンブ電極の形状が太き（なり、
高密度とは言い鰭く、また、作業性も悪く、やはり高価
なものとなる。また、基板への接着時に熱で溶融させる
ため、その高さを一定以上に保つことも非常に困ｒｌｉ
であり、そのため、信頼性の高いものを作ることが困難
であった。
は、その接点であるバンブ電極に集中し、この結果、バ
ンブ電極はそれらのストレスによりハガレを生じたり、
破壊したりする。これを防ぐためにはバンブ電極の材質
の選択や、バンブ電極の高さを大きくすることによって
応力を分散すること等が行なわれている。その前者にお
いては、貴金属である金を用いることによフてなされる
が、がなり高価なものとなる。また後者においては、技
術的には可能であるがバンブ電極の形状が太き（なり、
高密度とは言い鰭く、また、作業性も悪く、やはり高価
なものとなる。また、基板への接着時に熱で溶融させる
ため、その高さを一定以上に保つことも非常に困ｒｌｉ
であり、そのため、信頼性の高いものを作ることが困難
であった。
これらの従来法に□よるバンブ電極について、第１図〜
第３図を用いて模式的に述べる。第１図は半導体集積回
路素子本体ｌ上にバンブ電極２が形成されている。この
第１図のＡ−Ａ’間の断面模式図は第２図の様になる。
第３図を用いて模式的に述べる。第１図は半導体集積回
路素子本体ｌ上にバンブ電極２が形成されている。この
第１図のＡ−Ａ’間の断面模式図は第２図の様になる。
これを電極３の形成された基＠４上に熱で融着させたも
のが第３図である。この場合、バンブ電極２と基板４側
の電極３とが互いに溶は合うことによって接着される。
のが第３図である。この場合、バンブ電極２と基板４側
の電極３とが互いに溶は合うことによって接着される。
そのため、半導体集積回路素子本体１と基板４間の距離
５は、融着させる時の温度、荷重、バンプ電極配置、数
によって一定とはならない。また、通常、融着を確実に
するため融着最適温度よりやや高くすることが行なわれ
ており、そのため距１１ｔ５は一層小さくなり、熱スト
レス等の応力がバンブ電極２に集中し、信頼性の低いも
のになっ°Ｃいた。
５は、融着させる時の温度、荷重、バンプ電極配置、数
によって一定とはならない。また、通常、融着を確実に
するため融着最適温度よりやや高くすることが行なわれ
ており、そのため距１１ｔ５は一層小さくなり、熱スト
レス等の応力がバンブ電極２に集中し、信頼性の低いも
のになっ°Ｃいた。
本発明は、以上のような従来のものの欠点を除去するた
めになされたもので、集積回路素子本体に、突起電極と
ともに該突起電極より低い高さで、かつ融点の高い間隔
保持部材を設けることにより、安価に高密度実装が可能
で、しかも高い信頼性を得ることのできる集積回路素子
及びその製造方法を提供することを目的としている。
めになされたもので、集積回路素子本体に、突起電極と
ともに該突起電極より低い高さで、かつ融点の高い間隔
保持部材を設けることにより、安価に高密度実装が可能
で、しかも高い信頼性を得ることのできる集積回路素子
及びその製造方法を提供することを目的としている。
以下、本発明の実施例を図につぃ°ζ説明する。
第４図は、半導体集積回路素子本体１」二に、蒸着法や
スパッタリング法によってクロム膜６及び銅膜７を形成
したものを示す。この場合、クロム膜６の厚さは５００
〜２０００人であり、銅膜７の厚さは１０００〜５００
０人である。次に、フメトレジスト８を全面に塗布した
後、周知の写真製版技術を用いてバンプ電極形成部に開
孔９を設ける。次に第５図に示す様に、電解メッキ法に
よって、バンプ電極形成部に金属膜を盛り上げる。まず
第１の金属として銅を形成する。この場合、正極１３に
銅板なう。次に第５図と同一の装置により半田メッキを
行なう。この場合、正極１３として鉛４０％。
スパッタリング法によってクロム膜６及び銅膜７を形成
したものを示す。この場合、クロム膜６の厚さは５００
〜２０００人であり、銅膜７の厚さは１０００〜５００
０人である。次に、フメトレジスト８を全面に塗布した
後、周知の写真製版技術を用いてバンプ電極形成部に開
孔９を設ける。次に第５図に示す様に、電解メッキ法に
よって、バンプ電極形成部に金属膜を盛り上げる。まず
第１の金属として銅を形成する。この場合、正極１３に
銅板なう。次に第５図と同一の装置により半田メッキを
行なう。この場合、正極１３として鉛４０％。
錫６０％の組成をもつ半田を用い、電解液１１としてホ
ウ弗化水素酸、ホウ弗化鉛及びホウ弗化幅を用いる。こ
こでホウ弗化鉛及びホウ弗化幅の比率を４：６にし、半
導体集積回路素子本体ｌを負極１２に接続して半田メッ
キが行なわれる。この結果、バンブ電極１５の半田組成
は鉛４０％、錫６０％のものが形成される（第６図参照
）。この時、銅メッキ厚、半田メッキ厚は、通當各々５
〜３０μ、１０〜１００μ程度である。次に表面に付着
しているフォトレジスト８を除去した後、新たに第７図
で示すように、フォトレジス）１６を塗布し、周知の写
真製版技術を用いて、間隔保持部材予定開孔１７を設け
る。そして再び、前述と同様に、電解メッキを行なう。
ウ弗化水素酸、ホウ弗化鉛及びホウ弗化幅を用いる。こ
こでホウ弗化鉛及びホウ弗化幅の比率を４：６にし、半
導体集積回路素子本体ｌを負極１２に接続して半田メッ
キが行なわれる。この結果、バンブ電極１５の半田組成
は鉛４０％、錫６０％のものが形成される（第６図参照
）。この時、銅メッキ厚、半田メッキ厚は、通當各々５
〜３０μ、１０〜１００μ程度である。次に表面に付着
しているフォトレジスト８を除去した後、新たに第７図
で示すように、フォトレジス）１６を塗布し、周知の写
真製版技術を用いて、間隔保持部材予定開孔１７を設け
る。そして再び、前述と同様に、電解メッキを行なう。
この場合、銅メッキは前述と全く同一方法でよいが、半
田メブキの場合、正極の電極として鉛９０％、錫１０％
の半田を用い、電解液としてホウ弗化水素酸、ホウ弗化
鉛及びホウ弗化幅を用いる。ここで、ホウ弗化鉛とホウ
弗化幅の比率を９：１にしたものを用いることによって
間隔保持部材１８の半田組成比は鉛９０％、ｖＭｌＯ％
のものが形成される（第８図参照）。また、この場合の
銅メッキ厚、半田メッキ厚はバンブ電極１５より３〜１
０μ小さくしてお（。次に、バンブ電極１５及び間隔保
持部材１８をマスクとして、半導体集積回路素子本体１
上の余分なりロム膜６及び銅膜７を各々フェリシアン化
カリウムと過硫酸アンモニアを用いてエツチングしてし
まう。この結果第９図の様に、半導体集積回路素子本体
１上にバンブ電極１５及び間隔保持部材１Ｂが形成され
る。これを基板４に接着させた様子を第１０図に示す。
田メブキの場合、正極の電極として鉛９０％、錫１０％
の半田を用い、電解液としてホウ弗化水素酸、ホウ弗化
鉛及びホウ弗化幅を用いる。ここで、ホウ弗化鉛とホウ
弗化幅の比率を９：１にしたものを用いることによって
間隔保持部材１８の半田組成比は鉛９０％、ｖＭｌＯ％
のものが形成される（第８図参照）。また、この場合の
銅メッキ厚、半田メッキ厚はバンブ電極１５より３〜１
０μ小さくしてお（。次に、バンブ電極１５及び間隔保
持部材１８をマスクとして、半導体集積回路素子本体１
上の余分なりロム膜６及び銅膜７を各々フェリシアン化
カリウムと過硫酸アンモニアを用いてエツチングしてし
まう。この結果第９図の様に、半導体集積回路素子本体
１上にバンブ電極１５及び間隔保持部材１Ｂが形成され
る。これを基板４に接着させた様子を第１０図に示す。
この場合、基板４上の電極３とバンブ電極１５を１９０
°Ｃ〜２２０℃程度で融着させる。しかし、間隔保持部
材１８は融点が３１０℃と高く、バンブ電極１５が熔け
てその一部が基板４の電極３に一部流れたとしても、間
隔保持部材１８の高さによって制限されるため、その距
［１９は一定、すなわち間隔保持部材の高さとなる。
°Ｃ〜２２０℃程度で融着させる。しかし、間隔保持部
材１８は融点が３１０℃と高く、バンブ電極１５が熔け
てその一部が基板４の電極３に一部流れたとしても、間
隔保持部材１８の高さによって制限されるため、その距
［１９は一定、すなわち間隔保持部材の高さとなる。
従って、このような本実施例では、従来法で述べた様に
、その距離１９が不安定なための信頼性の低下はなく、
バンブ電極１５と基板４上の電極３とが確実に融着可能
となるものである。
、その距離１９が不安定なための信頼性の低下はなく、
バンブ電極１５と基板４上の電極３とが確実に融着可能
となるものである。
なお上記実施例では、バンブ電極及び間隔保持部材の形
成方法としてメッキ法の場合を述べたが、メタルマスク
を用いた真空蒸着法やスパッタリング法でも同様に可能
であることは明らかである。
成方法としてメッキ法の場合を述べたが、メタルマスク
を用いた真空蒸着法やスパッタリング法でも同様に可能
であることは明らかである。
また、上記実施例では説明の便宜上間隔保持部材が模式
的に１個の場合について述べたが、これは半導体集積回
路素子と基板とを平行に保つためには３個以上必要であ
ることは明らかである。また、上記実施例ではバンブ電
極と間隔保持部材の材質として共に鉛、錫を主成分とす
る半田を用い、その組成比のちがいにより融点が異なる
点を利用したが、これらは全く異種金属であっても、上
記実施例と同様の効果があることは明らかである。
的に１個の場合について述べたが、これは半導体集積回
路素子と基板とを平行に保つためには３個以上必要であ
ることは明らかである。また、上記実施例ではバンブ電
極と間隔保持部材の材質として共に鉛、錫を主成分とす
る半田を用い、その組成比のちがいにより融点が異なる
点を利用したが、これらは全く異種金属であっても、上
記実施例と同様の効果があることは明らかである。
以上のように、本発明によれば、集積回路素子本体の電
極取り出し部に突起電極を設けるとともに、この突起電
極形成面に上記突起電極より高さが低く、しかも融点の
高い間隔保持部材を設けたので、高密度実装を安価に、
しかも信頼性を高（することができる効果がある。
極取り出し部に突起電極を設けるとともに、この突起電
極形成面に上記突起電極より高さが低く、しかも融点の
高い間隔保持部材を設けたので、高密度実装を安価に、
しかも信頼性を高（することができる効果がある。
第１図〜第３図は従来の突起電極の製造方法を示す図、
第４図〜第１Ｏ図は本発明の実施例による突起電極の製
造方法を示す図である。 １・・・半導体集積回路素子本体、６・・・クロム膜（
中間金属層）、７・・・銅Ｉｌｌ！（中間金属層）、１
０・・・メッキ槽、１１・・・電解液、１５・・・突起
電極、１６・・・フォトレジスト、１８・・・間隔保持
部材。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第３図 第４図 第６図 第７図 第８図 第９図 第１０図 ｑ
第４図〜第１Ｏ図は本発明の実施例による突起電極の製
造方法を示す図である。 １・・・半導体集積回路素子本体、６・・・クロム膜（
中間金属層）、７・・・銅Ｉｌｌ！（中間金属層）、１
０・・・メッキ槽、１１・・・電解液、１５・・・突起
電極、１６・・・フォトレジスト、１８・・・間隔保持
部材。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第３図 第４図 第６図 第７図 第８図 第９図 第１０図 ｑ
Claims (1)
- 【特許請求の範囲】 ＋１＞ 集積回路素子本体の電極取り出し部に形成され
た突起電極と、上記集積回路素子本体の上記突起電極形
成面と同一面上に上記突起電極より低い高さに形成され
上記突起電極よりも高い融点を有し上記集積回路素子本
体を基板上に搭載した際に両者の間隔を一定に保持する
間隔保持部材とを備えたことを特徴とする集積回路素子
。 （２） 上記突起電極１間隔保持部祠の各々が、鉛と錫
とを主成分とし両者の組成化が相互に異なる第１゜第２
の半田からなることを特徴とする特許請求の範囲第１項
記載の集積回路素子。 （３） 集積回路素子本体の配線パターン形成面に中間
金属層を形成し、該中間金属層を介して上記集積回路素
子本体の電極取り出し部に突起電極を形成し、この突起
電極形成面にフォトレジストを塗布するとともに該フォ
トレジストの所定位置に開孔を設け、該開孔に上記突起
電極より高い融点を有する間隔保持部材を上記突起電極
より低い高さに形成し、上記フォトレジストを除去する
とともに上記突起電極および間隔保持部材をマスクとし
て中間金属層を除去することを特徴とする集積回路素子
の製造方法。 （４）上記突起電極２間隔保持部材の各々に、鉛と錫と
を主成分とし両者の組成化が相互に異なる第１．第２の
半田をそれぞれ用いることを特徴とする特許請求の範囲
第３項記載の集積回路素子の製造方法。 （５）上記突起電極および間隔保持部材を、電解（６）
上記突起電極および間隔保持部材を、真空
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192729A JPS6084884A (ja) | 1983-10-15 | 1983-10-15 | 集積回路素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192729A JPS6084884A (ja) | 1983-10-15 | 1983-10-15 | 集積回路素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084884A true JPS6084884A (ja) | 1985-05-14 |
| JPH0459773B2 JPH0459773B2 (ja) | 1992-09-24 |
Family
ID=16296091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192729A Granted JPS6084884A (ja) | 1983-10-15 | 1983-10-15 | 集積回路素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084884A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181838B2 (en) * | 2001-09-25 | 2007-02-27 | Benq Corporation | Method of fabricating identifiable flexible printed circuit board |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505328U (ja) * | 1973-05-15 | 1975-01-21 | ||
| JPS57106057A (en) * | 1980-12-23 | 1982-07-01 | Citizen Watch Co Ltd | Bump structure of ic |
-
1983
- 1983-10-15 JP JP58192729A patent/JPS6084884A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505328U (ja) * | 1973-05-15 | 1975-01-21 | ||
| JPS57106057A (en) * | 1980-12-23 | 1982-07-01 | Citizen Watch Co Ltd | Bump structure of ic |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181838B2 (en) * | 2001-09-25 | 2007-02-27 | Benq Corporation | Method of fabricating identifiable flexible printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0459773B2 (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0055378B1 (en) | A method of brazing adjoining surfaces of elements | |
| EP0240746B1 (en) | Metal layers for use in electronic circuit interconnection system | |
| US5661089A (en) | Method for making a semiconductor chip package with enhanced thermal conductivity | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JPH0997791A (ja) | バンプ構造、バンプの形成方法、実装接続体 | |
| EP0812015A1 (en) | A heat dissipator for integrated circuits | |
| JPS6084884A (ja) | 集積回路素子及びその製造方法 | |
| JPH03291950A (ja) | 電子回路基板とその製造方法 | |
| US6281445B1 (en) | Device and method for connecting two electronic components | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JP2870456B2 (ja) | 電子部品の接合方法 | |
| JPS594196A (ja) | 半導体部品実装用半田バンプの形成方法 | |
| JPS59215759A (ja) | 半導体装置 | |
| JPS5953708B2 (ja) | フリツプチツプのフエイスボンデイング法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2880133B2 (ja) | ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法 | |
| JP2968370B2 (ja) | 回路部品搭載用中間基板の製造法 | |
| JP2989271B2 (ja) | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 | |
| JPH03263882A (ja) | 熱電装置の製造方法 | |
| JPH0744199B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH02244530A (ja) | 基板型温度ヒューズ及びその製造方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JP2953111B2 (ja) | 半導体装置の電極形成方法と実装方法 |