JPS6083376A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6083376A JPS6083376A JP19184883A JP19184883A JPS6083376A JP S6083376 A JPS6083376 A JP S6083376A JP 19184883 A JP19184883 A JP 19184883A JP 19184883 A JP19184883 A JP 19184883A JP S6083376 A JPS6083376 A JP S6083376A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- field effect
- effect transistor
- diodes
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000000630 rising effect Effects 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical group II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果トランジスタ、特にガリウム砒素を半
導体材料とする電界効果トランジスタの構造に関するも
のであシ、耐破壊特性を向上する為の構造に関するもの
である。
導体材料とする電界効果トランジスタの構造に関するも
のであシ、耐破壊特性を向上する為の構造に関するもの
である。
一般に、高周波用途の電界効果トランジスタは。
静電破壊等の耐破壊特性に劣るＩ’ｌＶ！ＪコンＭＯ８
型電界効果トランジスタ（以下、５１Ｍ０８ＦＥＴ と
記す）やガリウム砒素のショットキー型電界効果トラン
ジスタ（以下、 ＧａＡｓ ＦＢＴと記す、）等は、耐
サージ性は、数ｅｒｇ程度である。その為、実際の使用
上、問題となることかめる。
型電界効果トランジスタ（以下、５１Ｍ０８ＦＥＴ と
記す）やガリウム砒素のショットキー型電界効果トラン
ジスタ（以下、 ＧａＡｓ ＦＢＴと記す、）等は、耐
サージ性は、数ｅｒｇ程度である。その為、実際の使用
上、問題となることかめる。
ネル、ディブレジョン型ＭＯ８ＦＥＴの場合について示
す。第１図（ａ）はデュアルゲート製の場合であるが、
第１ゲート１１および第２ゲート１２とソース１３間に
、いわゆるバックツーバック（ｂａｃｋｔｏ ｂａｃｋ
ｌ型の保護ダイオード１５．１６を接続している。この
場合のゲート・ソース間の電圧−電流特性を第１図Φ）
に示す。１７．１９がそれぞれＦＥＴ部及びダイオード
部の順方向特性であり、１８．２０がそれぞれの逆方向
特性である。
す。第１図（ａ）はデュアルゲート製の場合であるが、
第１ゲート１１および第２ゲート１２とソース１３間に
、いわゆるバックツーバック（ｂａｃｋｔｏ ｂａｃｋ
ｌ型の保護ダイオード１５．１６を接続している。この
場合のゲート・ソース間の電圧−電流特性を第１図Φ）
に示す。１７．１９がそれぞれＦＥＴ部及びダイオード
部の順方向特性であり、１８．２０がそれぞれの逆方向
特性である。
ＭＯＳＦＥＴでは、通常、第１図Φ）Ｋ示す様に、ダイ
オード部を順、逆方向ともＦＥＴ部よシ低い耐圧に設定
する。この様にすることによシ、ゲート・ソース間に、
順あるいは逆方向のサージ電圧が印加された場合には、
そのサージはダイオード部に吸収され、ＦＥＴ部を保護
できることになる。この方法によれば、ＦＥＴ及びダイ
オード部の特性の最適化により、サージ耐圧をダイオー
ドのない場合の数ｅｒｇから５ Ｑ ｅｒｇ以上にする
ことがＯ」能である。
オード部を順、逆方向ともＦＥＴ部よシ低い耐圧に設定
する。この様にすることによシ、ゲート・ソース間に、
順あるいは逆方向のサージ電圧が印加された場合には、
そのサージはダイオード部に吸収され、ＦＥＴ部を保護
できることになる。この方法によれば、ＦＥＴ及びダイ
オード部の特性の最適化により、サージ耐圧をダイオー
ドのない場合の数ｅｒｇから５ Ｑ ｅｒｇ以上にする
ことがＯ」能である。
ＧａＡｓＦＥｆｆ’の場合においても、通常、Ｓ １Ｍ
０８ＦＥＴと同用途に使用する場合には、第２図（ａ）
に示す様イオード部２５．２６を接続することによシ、
耐サージ特性向上を図っている。しかし、ＳＩへ４０８
ＦＥＴと同じ構造とした場合、電圧−電流特性は異なっ
てくる。第２図（ｂ）に、ゲート・ソース間の電圧−電
流特性を示す。２７．２９がそれぞれＦＩＴ部ダイオー
ド部の順方向特性であシ、２８．３０がそれぞれの逆方
向特性である。ショットキー型の０ａＡｓＦＥＴ Ｏ場
合には、第２図のンに示す様に、順方向の立上シがＦＥ
Ｔ部の方がダイオード部よシも速い為、順方向のサージ
がゲート・ソース間に印加された場合には、サージがＦ
ＥＴ部のゲート・ソース間に直接加わることとなる。こ
のため、サージ耐圧としては、順方向サージに対し、数
ｅｒｇ程度しかなく、ダイオードを接続しても、あまシ
その効果はない。
０８ＦＥＴと同用途に使用する場合には、第２図（ａ）
に示す様イオード部２５．２６を接続することによシ、
耐サージ特性向上を図っている。しかし、ＳＩへ４０８
ＦＥＴと同じ構造とした場合、電圧−電流特性は異なっ
てくる。第２図（ｂ）に、ゲート・ソース間の電圧−電
流特性を示す。２７．２９がそれぞれＦＩＴ部ダイオー
ド部の順方向特性であシ、２８．３０がそれぞれの逆方
向特性である。ショットキー型の０ａＡｓＦＥＴ Ｏ場
合には、第２図のンに示す様に、順方向の立上シがＦＥ
Ｔ部の方がダイオード部よシも速い為、順方向のサージ
がゲート・ソース間に印加された場合には、サージがＦ
ＥＴ部のゲート・ソース間に直接加わることとなる。こ
のため、サージ耐圧としては、順方向サージに対し、数
ｅｒｇ程度しかなく、ダイオードを接続しても、あまシ
その効果はない。
本発明の目的は耐サージ特性の改善されたショットキー
ゲート型電界効果トランジスタを得ることにめる。本発
明によればゲート・ソース間に順方向および逆方向耐圧
がショットキーゲート型電界効果トランジスタのゲート
・ソース間の順逆方向劇圧よシそれぞれ低いダイオード
を接続した構造のショットキーゲート型電界効果トラン
ジスタを得る。
ゲート型電界効果トランジスタを得ることにめる。本発
明によればゲート・ソース間に順方向および逆方向耐圧
がショットキーゲート型電界効果トランジスタのゲート
・ソース間の順逆方向劇圧よシそれぞれ低いダイオード
を接続した構造のショットキーゲート型電界効果トラン
ジスタを得る。
以下、本発明を図面を用いてより詳細に説明する。
第３図に本発明のＧａＡｓＦＥＴの一実施例を示す。
第３図（ａ）はＮチャンネル・デュアル・ゲート型の場
合である。この場合、第１ゲート３１および第２ゲート
３２とノース３３間にそれぞれ、いわゆるシン／ル型の
ダイオード３５．３６を接続する。
合である。この場合、第１ゲート３１および第２ゲート
３２とノース３３間にそれぞれ、いわゆるシン／ル型の
ダイオード３５．３６を接続する。
この場合の、ゲート・ソース間の電圧−電流特性を第３
図（ｂ）に示す。３７．３９はそれぞれＦＥＴ部および
ダイオード部の順方向特性であｐ、ａ８゜４０はそれぞ
れの逆方向特性である。この構達において畔、逆方向特
性仲、ＦＥＴ部よシダイオード部の耐圧を低くすること
ができ、かつ、順方向特性においては、ＦｐＴ部とダイ
オード部の立上シミ圧を同じにするこξが可能である。
図（ｂ）に示す。３７．３９はそれぞれＦＥＴ部および
ダイオード部の順方向特性であｐ、ａ８゜４０はそれぞ
れの逆方向特性である。この構達において畔、逆方向特
性仲、ＦＥＴ部よシダイオード部の耐圧を低くすること
ができ、かつ、順方向特性においては、ＦｐＴ部とダイ
オード部の立上シミ圧を同じにするこξが可能である。
その為、サージ電圧に対しては５．逆方向に関しては、
タイ−、オード部のみで吸収することができ、順方向に
関してはＦ Ｅ Ｔ ′ｆＡとダイオード部で分割して
吸収することになる。この為ｓ Ｑ Ｉ Ｊ示した、従
来の構造と比棹すれば、耐サージ性に関する限シ、非常
に有利で多）、Ｆ’ ｈ、 ’ｆ部とダイオード部の特
性の最適化、具体的には、容量成分、および抵抗成分の
最適化により、（ｊａＡａ、１ｉ”ＢＴとしての特性を
維持したまま、耐サージ性を向上することが可能である
。この構造、をとることによシ、前記した（刑ＦｇＩｌ
と比較すれば、非常に優れた特性、特に高周波特性を維
持したまま、同程度の耐サージ性を実現することが可能
である。
タイ−、オード部のみで吸収することができ、順方向に
関してはＦ Ｅ Ｔ ′ｆＡとダイオード部で分割して
吸収することになる。この為ｓ Ｑ Ｉ Ｊ示した、従
来の構造と比棹すれば、耐サージ性に関する限シ、非常
に有利で多）、Ｆ’ ｈ、 ’ｆ部とダイオード部の特
性の最適化、具体的には、容量成分、および抵抗成分の
最適化により、（ｊａＡａ、１ｉ”ＢＴとしての特性を
維持したまま、耐サージ性を向上することが可能である
。この構造、をとることによシ、前記した（刑ＦｇＩｌ
と比較すれば、非常に優れた特性、特に高周波特性を維
持したまま、同程度の耐サージ性を実現することが可能
である。
である。
第１図（ａ）はＭＯ苧ＦＥＴにおける構造を示す回路図
、を示すグラフである。 １１．２１．３１・・・・・・第１ゲート、１２，２２
゜３２・・・・・・第２ゲート、１３，２３．３３・・
・・・・ソース、１４，２４．３４・・・・・・ドレイ
ン、１５，１６゜２５．２６，３５．３６・・・・・・
ダイオード部。 箭 ７ 図 躬 ２０ 篤 ３ 図 ｊ６． ３３ Ｊゲ
、を示すグラフである。 １１．２１．３１・・・・・・第１ゲート、１２，２２
゜３２・・・・・・第２ゲート、１３，２３．３３・・
・・・・ソース、１４，２４．３４・・・・・・ドレイ
ン、１５，１６゜２５．２６，３５．３６・・・・・・
ダイオード部。 箭 ７ 図 躬 ２０ 篤 ３ 図 ｊ６． ３３ Ｊゲ
Claims (1)
- 【特許請求の範囲】 叩１ 砒化ｌリウムを半導体材料とする電界効果トランジスタ
において、ゲート・ソース間に、ゲートに対し順方向特
性を有するダイオードを接続し、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19184883A JPS6083376A (ja) | 1983-10-14 | 1983-10-14 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19184883A JPS6083376A (ja) | 1983-10-14 | 1983-10-14 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083376A true JPS6083376A (ja) | 1985-05-11 |
Family
ID=16281512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19184883A Pending JPS6083376A (ja) | 1983-10-14 | 1983-10-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083376A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266838B1 (ko) * | 1991-11-28 | 2000-09-15 | 이데이 노부유끼 | 전계효과형 트랜지스터 |
-
1983
- 1983-10-14 JP JP19184883A patent/JPS6083376A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266838B1 (ko) * | 1991-11-28 | 2000-09-15 | 이데이 노부유끼 | 전계효과형 트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316101A (en) | Circuit for switching and transmitting alternating voltages | |
| US5874836A (en) | High reliability I/O stacked fets | |
| US20140346569A1 (en) | Gate Voltage Control for III-Nitride Transistors | |
| EP0784345A2 (en) | Switching circuit comprising field effect transistors | |
| JPH06349859A (ja) | 電界効果トランジスタ | |
| JPS61292965A (ja) | 半導体集積回路装置 | |
| EP0203384A2 (en) | Multiple input circuit for field effect transistors | |
| JPS6083376A (ja) | 電界効果トランジスタ | |
| JPS5980973A (ja) | ゲ−ト保護回路 | |
| JPH05243972A (ja) | 化合物半導体集積回路装置 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| US4870478A (en) | Dual-gate gallium arsenide power metal semiconductor field effect transistor | |
| US20220029008A1 (en) | Device and semiconductor structure for improving the disadvantages of p-gan gate high electron mobility transistor | |
| JPS61285746A (ja) | 半導体装置 | |
| JPS59100579A (ja) | 半導体装置 | |
| JPS6231509B2 (ja) | ||
| JPH0379874B2 (ja) | ||
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JPS6255722B2 (ja) | ||
| US5917341A (en) | Low-side physical interface driver circuit for microcomputer date transmission applications | |
| JPS63303514A (ja) | ＧａＡｓ半導体集積回路 | |
| JPS61232682A (ja) | 電界効果トランジスタ | |
| JPS5892140A (ja) | 半導体論理回路装置 | |
| JPH02304966A (ja) | 定電流負荷回路 | |
| JP2563633B2 (ja) | 砒化ガリウム半導体チップの組み立て方法 |