JPS6077420A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6077420A
JPS6077420A JP18556683A JP18556683A JPS6077420A JP S6077420 A JPS6077420 A JP S6077420A JP 18556683 A JP18556683 A JP 18556683A JP 18556683 A JP18556683 A JP 18556683A JP S6077420 A JPS6077420 A JP S6077420A
Authority
JP
Japan
Prior art keywords
conductive layer
film
conductive
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18556683A
Other languages
English (en)
Inventor
Mutsumi Matsuo
睦 松尾
Hiroyuki Oshima
弘之 大島
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP18556683A priority Critical patent/JPS6077420A/ja
Publication of JPS6077420A publication Critical patent/JPS6077420A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体基板あるいは絶縁基板上に形成された
第1の導電層上に絶縁層を積層し、前記絶縁層にコンタ
クトホールを開口したのち、第1の導電層とは異なる第
2の導電層を前記絶縁層上に積層しパターン形成された
半導体装置において、第2の導電層のパターンを形成す
るときにエツチング液、エツチングガスの浸入によって
第1の導電層が浸食され、第1と第2の導電層の接触抵
抗が高くなることを防止するフンタクトホール部の構造
に関するものである。
第1図は、第1の導電層と第2の導電Hが絶縁層のコン
タクトホールにより接続された構造をもつ半導体装置の
製造工程図の従来例である。透[IJ絶縁基板1上に、
PVD法(スパッタリングや蒸着のように、物質を物理
的反応で、気体の状態にした後基板に堆積さぜる方法ン
により、第1の導電層アルミニウム薄膜2を堆積させる
。次にホトエツチング技術によりパターン形成をしてか
らCVD法(気相から化学反応を媒介として基板上に結
晶や非晶質を被着させる方法)により酸化シリコン絶縁
膜6を積層し、エツチング液(フッカアンモニウム液、
7ツ醗、酢酸の混合液)により、コンタクトホール4を
開口する。
次に、第1の導電層アルミニウム薄膜1とは異なる第2
の導電層の透明導電膜5をPVD法により被着する。こ
のとき透明導電膜としては、酸化スズ、酸化インジウム
から成る工TO膜が使われることが多い。第2の導電層
工TO膜5は、塩酸を用いてバターニングされるがこの
とき第2の導電層工TO膜5と酸化シリコン絶縁膜3と
の間の密着が弱いと、第2の導電層金薄膜5と酸化シリ
コン絶縁膜3との界面からエツチング液が浸入したり、
また第2の導電1(J :[T o膜5のパターニング
マスクとして用いたレジストにピンホールがあると、そ
こからエツチング液やエツチングガスめ浸入がおこり、
第1の導電層アルミニウム薄膜1が浸食されて、第1の
導電1vアルミニウム薄M1と第2の導電層工TO膜5
の接触抵抗が高くなるという不具合が生ずる。
本発明は、かかる欠点を除去したもので、その目的は、
第1の導電層と第2の導電層を接続するコンタクトホー
ル部に少なくともコンタクトホールより大きな面積で、
第2の導電層のエツチング液やエツチングガスに耐える
第3の導電層を介在させて、第1の導電層が第2の導電
層のエツチング液に浸食されないように保護することで
ある。
以下実施例に基づいて本発明をn’r−、t、 <説明
する。
第2図は、本発明の一実IM例である。第1の導電層ア
ルミニウム簿膜1上に、第2の導電層重T。
v5のエツチング液に耐える第3の導電層として金薄膜
6を連続で積層する。次に、第6の導電金薄膜6をコン
タクトホールよりいくぶん大きな面積をもつパターンに
、反応ガスとしてハロゲン化炭素を用いたプラズマによ
って乾式エツチングを行なってパターン形成した後、ひ
き続いて笥1の導電層アルミニウム薄BfA1をパター
ン形成する。
このとき、第3の導電J=、り薄膜のパターンは、第1
の導電層薄膜のパターンと同一形状でもよく、第3の導
[R1i@i Nのパターンをマスクとしてパターニン
グすることもできる。次にCVD法により酸化シリコン
絶縁膜3を積層し、コンタクトホール4を開口して、第
2の導電層工TO膜5を積層した後パターン形成して作
製する。このとき第2の導電層工TO膜5の塩酸のエツ
チング液は、ごくまれに密着の悪い第2の導電層工TO
膜5と酸化シリコン絶縁膜3の界面から浸入したり、ま
た第2の導電層重T ov!:sのパターニングマスク
として用いたレジストにピンホールがあって浸入がおこ
っても、?P、5の導電層金薄膜乙により、第1の導電
層アルミニウム薄膜の浸食を保護することができる。
本実施例は、第3の導電RI金薄膜のエツチング方法と
して、乾式のプラズマエツチングを用いているが湿式の
エツチングも、下の第1の導電層アルミニウム薄膜の膜
厚が第3の導電層金薄膜に対して十分厚く、エツチング
選択比に余裕があれば可能であり、例えば、ヨウ化カリ
ウム溶液にヨード液を溶解したエツチング液が考えられ
る。
また本実施例は、第3の導電層として安定で耐酸性の強
い金を例にあげているが、他にも白金や銀のようなもの
も考えられる。また第1の導電層としてモリブデンやタ
ングステンのような高融点金属を用いれば、高濃度に不
純物をドープした低抵抗の半導体薄膜も第3の導電層と
して使うことができる。
また本実施例は、第2の導電層のエツチング方法として
湿式のエツチングを例にとって説明をしているが、乾式
のエツチングにおし1ても、第2の導電層のパターニン
グマスクとして用いたレジストにピンホールがある場合
などは、第1層の異常エツチングを防止することが可能
である。
以上cIJように本発明は、絶縁層をはさんで、異種の
導電層を絶R層のコンタクトホールにより接続する場合
、上側の導電層のエツチング液やエツチングガスに耐え
る導電層を下側導電層の上に連続で形成することで、下
側導電層の異常エツチングを防止し、上下の導電層の接
触を正常に保つというすぐれた効果を有するものである
【図面の簡単な説明】
第1図(α)〜(y)は、従来の半導体装置の製造工程
図であり、第2図(α)〜(g)は、本発明による半導
体装置の製造工程図である。 1・・・・・・透明絶R基板 2・・・・・・第1の導電層アルミニウム薄膜3・・・
・・・酸化シリコン絶縁膜 4・・・・・・コンタクトホール 5・・・・・・第2の導堀層重To膜 6・・・・・・第3の導電層金薄膜 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第1図 52図

Claims (3)

    【特許請求の範囲】
  1. (1) 第1の導電層上に絶縁層を積層し、前記絶縁R
    りにコンタクトホールを開口したのち、第1の導電層と
    は異なる第2の導電層を前記絶縁層上に積層しパターン
    形成された半導体装置において、第2の導電層のパター
    ン形成時における第2の導電層のエツチング速度に対し
    十分小さいエツチング速度をもつ第3の導電層が、第1
    の導電層と第2の導電層を接続するコンタクトホール部
    に、少なくともコンタクトホールより大きい面積を占有
    して介在することを特徴とする半導体装置。
  2. (2) 第1の導電層が金属薄膜、第2の導電層が透明
    導電膜、第3の導電層が金属薄膜からなる特許請求の範
    囲第1項記載の半導体装置。
  3. (3) 第1の導電層が金属薄膜、第2の導電層が透明
    導電膜、第3の導電層が高濃度不純物半導体薄膜からな
    る特許請求の範囲第1項記載の半導体装置。
JP18556683A 1983-10-04 1983-10-04 半導体装置 Pending JPS6077420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18556683A JPS6077420A (ja) 1983-10-04 1983-10-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18556683A JPS6077420A (ja) 1983-10-04 1983-10-04 半導体装置

Publications (1)

Publication Number Publication Date
JPS6077420A true JPS6077420A (ja) 1985-05-02

Family

ID=16173048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18556683A Pending JPS6077420A (ja) 1983-10-04 1983-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JPS6077420A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9302256A (nl) * 1992-12-28 1994-07-18 Casio Computer Co Ltd Dunnefilmtransistor voor vloeibaarkristalweergeefinrichting en werkwijze voor het fabriceren daarvan.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326691A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Multi-layer wiring struc ture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326691A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Multi-layer wiring struc ture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9302256A (nl) * 1992-12-28 1994-07-18 Casio Computer Co Ltd Dunnefilmtransistor voor vloeibaarkristalweergeefinrichting en werkwijze voor het fabriceren daarvan.
US5539551A (en) * 1992-12-28 1996-07-23 Casio Computer Co., Ltd. LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making

Similar Documents

Publication Publication Date Title
JPS60253245A (ja) 集積回路内に厚い絶縁層を通してアルミニウム接点を製造する方法
JP2001223365A (ja) 薄膜トランジスタ及びその製造方法
JPH0470785B2 (ja)
JP3304541B2 (ja) オーミック電極の形成方法
JPH0766417A (ja) 半導体装置およびその製造方法および加工方法
JPH0555575A (ja) 半導体装置
JPS6077420A (ja) 半導体装置
JPS5842227A (ja) 半導体装置の製造方法
JP3128165B2 (ja) 化合物半導体素子の電極形成方法
JP3514985B2 (ja) アクティブマトリクス基板
JPS62136018A (ja) 半導体装置の製造方法
JPS6260240A (ja) 多層配線
JPS62145870A (ja) 薄膜トランジスタ
JPH0695149A (ja) アクティブマトリクス基板及びその製造方法
JPH0360064A (ja) 半導体装置の製造方法
JPH04186730A (ja) 半導体装置の製造方法
JPS61187364A (ja) オ−ム性電極
JPS60210885A (ja) 半導体素子
JPS62206Y2 (ja)
JPS61188968A (ja) 薄膜トランジスタ
JPS63266889A (ja) ジヨセフソン接合装置
JPH0215633A (ja) 半導体装置の製造方法
JPH05150259A (ja) 液晶表示装置及びその製造方法
JPH0342885A (ja) 非線形素子の製造方法
JPS59155148A (ja) 半導体装置の製造方法