JPS607714A - チツプ型電子部品のエ−ジング方法およびこれに使用する電子部品連 - Google Patents
チツプ型電子部品のエ−ジング方法およびこれに使用する電子部品連Info
- Publication number
- JPS607714A JPS607714A JP58115546A JP11554683A JPS607714A JP S607714 A JPS607714 A JP S607714A JP 58115546 A JP58115546 A JP 58115546A JP 11554683 A JP11554683 A JP 11554683A JP S607714 A JPS607714 A JP S607714A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic component
- type electronic
- electronic part
- aging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はチップ型電子部品のエージング方法およびこれ
に使用する電子部品連に関する。
に使用する電子部品連に関する。
近年、電子機器の小型化、薄型化が進み、これに伴いコ
ンデンサや抵抗器などの電子部品においてはリード電極
の無い、いわゆるチップ型電子部品が開発され、その生
産量は年々増加の一途をたどっている。
ンデンサや抵抗器などの電子部品においてはリード電極
の無い、いわゆるチップ型電子部品が開発され、その生
産量は年々増加の一途をたどっている。
このようなチップ型電子部品においては、小形、薄形で
有ると同時に高い信頼性を合わせ持つことが請求されて
いる。このため製造工程、の一部として特性の安定化、
初期不良品の除去を目的にエージング工程を設けるのが
一般的であり、従来、このようなチップ型電子部品のエ
ージング方法としては第１図に示した如く銅板等の導電
体でできた印加電極２の上にフェノール板等の絶縁体に
多数の挿入孔１ａを明けたセパレータ１を乗せたのち挿
入孔１ａの中にチップ型電子部品４を挿入し、スズ箔等
の導電体でできた印加電極３を乗せ、更にチップ型電子
部品４の一方の端子電極６と印加電極２、およびチップ
型電子部品４の他方の端子電極６′と印加電極３との接
触を保持するだめのゴム等の絶縁体でできたパッド５を
乗せて加圧し、印加電極２と、印加電極３の間に電源７
を接続して電圧を印加し、チップ型電子部品をエージン
グする方法が知られている。
有ると同時に高い信頼性を合わせ持つことが請求されて
いる。このため製造工程、の一部として特性の安定化、
初期不良品の除去を目的にエージング工程を設けるのが
一般的であり、従来、このようなチップ型電子部品のエ
ージング方法としては第１図に示した如く銅板等の導電
体でできた印加電極２の上にフェノール板等の絶縁体に
多数の挿入孔１ａを明けたセパレータ１を乗せたのち挿
入孔１ａの中にチップ型電子部品４を挿入し、スズ箔等
の導電体でできた印加電極３を乗せ、更にチップ型電子
部品４の一方の端子電極６と印加電極２、およびチップ
型電子部品４の他方の端子電極６′と印加電極３との接
触を保持するだめのゴム等の絶縁体でできたパッド５を
乗せて加圧し、印加電極２と、印加電極３の間に電源７
を接続して電圧を印加し、チップ型電子部品をエージン
グする方法が知られている。
しかし、このような従来のチップ型電子部品のエージン
グ方法では、チップ型電子部品４を挿入孔１ａに挿入す
るために多大な工数を必要とし、更に後工程の検査やプ
リント基板等への取シ付けを容易にするため、チップ型
′也子部品４にリード線を取シ付ける極付は工程等に於
ても再度、整列、並び替えを必要とするなどの問題があ
った。
グ方法では、チップ型電子部品４を挿入孔１ａに挿入す
るために多大な工数を必要とし、更に後工程の検査やプ
リント基板等への取シ付けを容易にするため、チップ型
′也子部品４にリード線を取シ付ける極付は工程等に於
ても再度、整列、並び替えを必要とするなどの問題があ
った。
従って、本発明は以上の問題点に対処してなされたもの
で、その目的とするところは、エージング工程以後の自
動化を計ったもので、特に電子部品連の状態でエージン
グを行う方法およびこれに使用する電子部品連を提供す
るにある。
で、その目的とするところは、エージング工程以後の自
動化を計ったもので、特に電子部品連の状態でエージン
グを行う方法およびこれに使用する電子部品連を提供す
るにある。
すなわち、本発明の第１の要旨は、両端部に端子電極を
有するチップ型電子部品を、これを保持する接着テープ
の長さ方向に端子電極を外側にして一定間隔で配置し、
この上に長さ方向の中心に沿って間隙帯を設けて導電体
層を被着した絶縁テープを圧着させて、チップ型電子部
品のそれぞれの端子電極を短絡して巻回し、絶縁テープ
の両導電体層間に電源を接続してエージングすることを
特徴とするチップ型電子部品のエージング方法にある。
有するチップ型電子部品を、これを保持する接着テープ
の長さ方向に端子電極を外側にして一定間隔で配置し、
この上に長さ方向の中心に沿って間隙帯を設けて導電体
層を被着した絶縁テープを圧着させて、チップ型電子部
品のそれぞれの端子電極を短絡して巻回し、絶縁テープ
の両導電体層間に電源を接続してエージングすることを
特徴とするチップ型電子部品のエージング方法にある。
まだ、本発明の第２の要旨は、両端部に端子電極を有す
るチップ型電子部品を、これを保持する接着テープの長
さ方向に端子電極を外側にして、一定間隔で配置し、こ
の上に長さ方向の中心に沿って間隙帯を設けて導電体層
を被着した絶縁テープを圧着させて巻回したことを特徴
とする電子部品連にある。
るチップ型電子部品を、これを保持する接着テープの長
さ方向に端子電極を外側にして、一定間隔で配置し、こ
の上に長さ方向の中心に沿って間隙帯を設けて導電体層
を被着した絶縁テープを圧着させて巻回したことを特徴
とする電子部品連にある。
以下、図面を参照し、本発明の詳細な説明する。
第２図は、本発明の一実施例によるチップ型電子部品の
エージング方法に使用する電子部品連およびエージング
方法を説明するための図である。
エージング方法に使用する電子部品連およびエージング
方法を説明するための図である。
第２図（ａ）において、１１は電子部品連であり、１９
は巻枠で、この巻枠１９に電子部品連１１が巻かれてい
る。第２図（ｂ）は、電子部品連の詳細を説明するため
の図で、紙等の絶縁体よシ成シ、その一方の面に接着剤
を塗布して成る接着テープ１３上に、端子電極１６．１
６’を有するチップ型電子部品１４を接着テープ１３の
長さ方向に、端子電極１６、１６’が直角方向となるよ
うに一定間隔で配置し、更に接着テープ１３の上に、長
さ方向の中心線に沿って間隔帯１８を設けて亜鉛等の金
属よυ成る導電体層１２．１２’を有する絶縁テープ１
７を圧着し、端子電極１６と、導電体層１２，端子電極
１６′と、導電体）＠１ ２’どを各々電気的に接続し
て巻回し、電子部品連とする。
は巻枠で、この巻枠１９に電子部品連１１が巻かれてい
る。第２図（ｂ）は、電子部品連の詳細を説明するため
の図で、紙等の絶縁体よシ成シ、その一方の面に接着剤
を塗布して成る接着テープ１３上に、端子電極１６．１
６’を有するチップ型電子部品１４を接着テープ１３の
長さ方向に、端子電極１６、１６’が直角方向となるよ
うに一定間隔で配置し、更に接着テープ１３の上に、長
さ方向の中心線に沿って間隔帯１８を設けて亜鉛等の金
属よυ成る導電体層１２．１２’を有する絶縁テープ１
７を圧着し、端子電極１６と、導電体層１２，端子電極
１６′と、導電体）＠１ ２’どを各々電気的に接続し
て巻回し、電子部品連とする。
なお、第２図（ｂ）に示したスプロケットホール２０は
、部品自動実装装置によるテーピング作業、後工程での
位置決め等、必要に応じて設けるものであシ、本発明に
よるエージング方法および本発明による電子部品連に於
では、その有無を問わないことは言うまでも無いことで
ある。
、部品自動実装装置によるテーピング作業、後工程での
位置決め等、必要に応じて設けるものであシ、本発明に
よるエージング方法および本発明による電子部品連に於
では、その有無を問わないことは言うまでも無いことで
ある。
次にエージング方法について説明する。
第２図（Ｃ）において、巻回した電子部品連ｌ１の上下
に、銅板等の導電体より成る印加電極２２および２３を
配置し、との印加′電極２２と、電子部品連１１に設け
た導電体層１２、印加電極２３と、電子部品連１１に設
けた導電体層１′２′とをそれぞれ電気的に接続し、更
に印加電極２２と、印加電極２３に電源２７を接続して
電圧全印加することにより、電子部品連１１の全てのチ
ップ整電子部品に電圧を印加することができ、エージン
グを実施することができる。
に、銅板等の導電体より成る印加電極２２および２３を
配置し、との印加′電極２２と、電子部品連１１に設け
た導電体層１２、印加電極２３と、電子部品連１１に設
けた導電体層１′２′とをそれぞれ電気的に接続し、更
に印加電極２２と、印加電極２３に電源２７を接続して
電圧全印加することにより、電子部品連１１の全てのチ
ップ整電子部品に電圧を印加することができ、エージン
グを実施することができる。
以上、本発明によれば、チップ型電子部品のエージング
を電子部品連の状態で、能率的に行なえるばかυでなく
、エージング工程以後の製造工程に於ても、電子部品連
の形で作業を進めることが可能となり、生産の自動化、
能率の向上を大きく進めることができた。
を電子部品連の状態で、能率的に行なえるばかυでなく
、エージング工程以後の製造工程に於ても、電子部品連
の形で作業を進めることが可能となり、生産の自動化、
能率の向上を大きく進めることができた。
第１図は従来のエージング方法を説明するための側断面
図、第２図（ａ）は本発明の一実施例によるチップ型電
子部品のエージング方法に使用する電子部品連の外観図
、第２図（ｂＬ （ｃ）は本発明の一実施例によるチッ
プ型電子部品のエージング方法に使用する電子部品連お
よびエージング方法を説明するだめの外観図、側断面図
でちる。 １・・・・・・セパレータ、２，３，２２．２３・・・
・・・印加電極、１ａ・・・・・・挿入孔、４．１４・
・・・・・チップ型電子部品、５・・・・・・パッド、
６．６’、１６．１６’・・・・・・端子電極、７．２
７・・−・・・電源、１１・・・・・・電子部品連、１
２．１２’・・・・・・導電体層、１３・・・・・・接
着テープ、１７・・・・・・絶縁テープ、１８・・・・
・・間隔帯、１９・・・・・・巻枠、２０・・・・・・
スプロケットホール。 泉１図 第２ 図（θう ２ ＃２ 図 （ｂ） 第２ 図（ＣＩ
図、第２図（ａ）は本発明の一実施例によるチップ型電
子部品のエージング方法に使用する電子部品連の外観図
、第２図（ｂＬ （ｃ）は本発明の一実施例によるチッ
プ型電子部品のエージング方法に使用する電子部品連お
よびエージング方法を説明するだめの外観図、側断面図
でちる。 １・・・・・・セパレータ、２，３，２２．２３・・・
・・・印加電極、１ａ・・・・・・挿入孔、４．１４・
・・・・・チップ型電子部品、５・・・・・・パッド、
６．６’、１６．１６’・・・・・・端子電極、７．２
７・・−・・・電源、１１・・・・・・電子部品連、１
２．１２’・・・・・・導電体層、１３・・・・・・接
着テープ、１７・・・・・・絶縁テープ、１８・・・・
・・間隔帯、１９・・・・・・巻枠、２０・・・・・・
スプロケットホール。 泉１図 第２ 図（θう ２ ＃２ 図 （ｂ） 第２ 図（ＣＩ
Claims (2)
- （１）両端部に端子電極を有するチップ型電子部品を、
これを保持する接着テープの長さ方向に該端子電極を外
側にして一定間隔で配置し、この上に長さ方向の中心に
沿って間隙帯を設けて導電体層を被着した絶縁テープを
圧着させ、該チップ型電子部品のそれぞれの端子電極を
短絡して巻回し、該絶縁テープの両導電体層間に電のを
接続してエージングすることを特徴とするチップ型電子
部品のエージング方法。 - （２）両端部に端子電極を有するチップ型電子部品を、
これを保持する接着テープの長さ方向に該端子電極を外
側にして一定間隔で配置し、この上に長さ方向の中心に
沿って間隙帯を設けて導電体層を被着した絶縁テープを
圧着させて巻回したことを特徴とする電子部品連。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115546A JPS607714A (ja) | 1983-06-27 | 1983-06-27 | チツプ型電子部品のエ−ジング方法およびこれに使用する電子部品連 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115546A JPS607714A (ja) | 1983-06-27 | 1983-06-27 | チツプ型電子部品のエ−ジング方法およびこれに使用する電子部品連 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607714A true JPS607714A (ja) | 1985-01-16 |
Family
ID=14665208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115546A Pending JPS607714A (ja) | 1983-06-27 | 1983-06-27 | チツプ型電子部品のエ−ジング方法およびこれに使用する電子部品連 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607714A (ja) |
-
1983
- 1983-06-27 JP JP58115546A patent/JPS607714A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507637A (en) | Coil for electric motor | |
| JPS5923406A (ja) | 積層母線とその製造法 | |
| JPS607714A (ja) | チツプ型電子部品のエ−ジング方法およびこれに使用する電子部品連 | |
| US4356608A (en) | Method for the manufacture of layer capacitors | |
| JPS5852813A (ja) | 電子部品連のエ−ジング方法およびこれに使用する電子部品連 | |
| JP2528266Y2 (ja) | ケーブル | |
| JPH0636579Y2 (ja) | テ−プキヤリア半導体装置 | |
| US4639696A (en) | Delay line | |
| JPS638607B2 (ja) | ||
| ES380076A1 (es) | Metodo para unir una pluralidad de pilas de trabajo en zo- nas separadas sobre una o mas segundas piezas de trabajo. | |
| JPH0590333A (ja) | フイルム実装型半導体装置 | |
| JPH0232613Y2 (ja) | ||
| JPS5815945B2 (ja) | リ−ドフレ−ムハンドウタイソウチ | |
| JPH0240931A (ja) | 混成集積回路装置の製造方法 | |
| JPS5925211A (ja) | 電子部品連のエ−ジング方法 | |
| JPS6264747A (ja) | 電気部品連 | |
| JP2957230B2 (ja) | 基板回路のリードピンの取付け方法 | |
| JPS62120013A (ja) | 電気部品連 | |
| JPH09190952A (ja) | 電子部品 | |
| SU1601606A1 (ru) | Линейка записывающих электродов, преимущественно двухр дна дл электростатической головки и способ ее изготовлени | |
| JPS6211489B2 (ja) | ||
| JP3240715B2 (ja) | 固体電解コンデンサの製造方法 | |
| JPH0314225B2 (ja) | ||
| JPH0247806A (ja) | 空芯コイル及びそのはんだ付け方法 | |
| JPH07162138A (ja) | 集積回路の実装方法 |