JPS607711A - 積層セラミツクコンデンサ−とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本願発明は、誘電材料をシート化し、その上に内部電極
パターンに従って、導電材料である内部電極を印刷した
ものを、多数枚積層し、熱圧着することてチップ化し、
これを適当な条件で焼成するこトニ↓りでコンデンサー
としての特性を得る積層型のセラミックコンデンサー並
にその製造方法に関するものである。

従来この種のコンデンサーは、誘電材料を厚さ１０〜６
０μに成膜されたグリーンシート化する工程と、導電材
料からなる内部電極を印刷し乾燥したものを対向電極用
にする工程と、誘電材料の間に内部電極を位置せしめて
、得ようとする容量に応じて必要枚数だけ交互に積層し
、熱プレス等の方法で圧着してチップ化する工程と、脱
バインダー処理工程と、焼成を行う行程と、を順次行い
製造して積層セラミックコンデンサーを得ていた。

しかし、コンデンサーの容量を例えば５μＦ以上の大容
量にする際には、Ｃ−ε−（但し、Ｃ−容量。

ε＝誘電率、Ｓ二対向電極面積、ｄ−電極間距離）の一
般式よＪ、ａを小さくするか、Ｓを大きくするかのどち
らかの方法がとられるが、製造する場合、内部電極間距
離を小さくすると、第１図における内部電極１を印刷す
るグリーンシート２の厚みを薄くする必要がある。又、
対向電極面積を大きくすると、第２図に示す内部電極パ
ターンの面積ａＸｂを大きくするか、或は内部電極を印
刷したグリーンシートの積層枚数を増すかのどちらかの
方法をとらなければならない。いずれにしてもコンデン
サーのチップ化の際、シート間の圧着が難しくなレシー
ト間のデラミネーション等の積層欠陥を生じていた。又
、脱バイダー処理を行なう際もチップの構造上、デラミ
ネーションを起こさず、かつ完全にバインダーを飛ばす
ためには、積層コンデンサーの容゛量を大きくする程、
脱バインダースピード、脱バインダー雰囲気等の条件が
厳しくなシ、信頼性の高いコンデンサーを得に＜＜。

多くの時間と手間を要していた。

本発明は、これら種々の問題を解決を計らんとするため
に、積層セラミックコンデンサーの内部対婆電極を構成
して積層圧着す為ようにしたもので、大容量であっても
デラミネーション等の積層欠陥の無い、かつ脱バインダ
ーの行ない易い、信頼性の高い積層セラミックコンデン
サーを提供することにある。

次に本発明を図面にもとすいて説明する。通常の積層セ
ラミックコンデンサーの製法に従って。

ＰＶＢ等の有機バインダーを混合の後２例えば膜厚２５
μの誘電材料グリーンシート２を成膜し、このグリーン
シート上に第３図に示すパターン３の印刷されない溝状
部４を有した電極パターンに従って、導電材料からなる
内部電極を印刷する。その後は従来の方法と同様にチッ
プ化して成形する。

第４図及び第５図は本発明の他の実施例を示し第４図の
場合は溝状部４を複数形成した場合、第５図は円形５あ
るいは図示しない方形等の独立した形で内部電極の印刷
されない部分を内部電極パターン中に形成したものであ
る。

上述の如く本発明は全面が内部電極パターンで覆われて
いる従来例と異なシ、脱バインダー処理工程において、
前記溝状部４あるいは円形５が脱バインダーガスの通シ
道、おるいは、逃げ部となったシ、又、焼成を行う行程
における熱処理時のシート状の内部電極と誘電体シー１
−の膨張収縮の差を緩和している。

したがって脱バインダ一時における内部応力歪。

並に脱バインダー処理の容易さ、積層体チップの圧着性
の改良が計られる。

このことは２表１に示す内部電極パターン形状を改善し
た本発明と、従来パターンとの積層体欠陥の歩留を比較
すると明瞭で、デラミネーション等の積層体欠陥の発生
が少ないことがわかる。

−表１− 内部電極パターン構造の違いと 積層体欠陥歩留（％）の関係 なお１表２は焼成に先立ち、脱バインダー処理条件を変
えた場合の内部電極パターンの違いによる特性（絶縁抵
抗）歩留の比較を煮沸試験結果で示す。

一表２− 内部電極パターン構造の違いと煮沸特性歩留（％）に及
はす脱バインダースピード■の影響この表よシ、０℃か
ら５００℃までの脱バインダー処理スピードを変えた場
合、内部電極パターンを改善した場合の方が特性歩留の
改善が明瞭である。

尚１以上の説明において、第２図に示す導電ぺ−ストは
、前述したように横ａ、縦す、よシ面積ＳはａＸｂにな
る。一方、第３図本願の面積Ｓはａ（ｔ＋１＋ｂ２）と
なる。この場合ｂ＞（ｂｔ＋ｂｚ）であるから１本発明
の方が面積が小さいことになる。

しかし、誘電材料グリーンシートと内部電極ノ＜’幻 セラミックコンデンザーの電極総面積はＮＳとなる。し
たがって１面積が小さくなっても積層数で調整すること
ができる。

又、　ａ（ｂ１＋ｂ＋）≦０．２５　Ｘ’ａ　Ｘ　ｂ　
’（７）　面積比、即チ。

従来の面積に対して１〜２５％の範囲でパターン印刷の
されない部分を設けた場合に最も本発明の効果を発揮す
る。

以上２本願によれば、誘電材料をシート化したほぼ全面
に導電材料から成る内部電極ペーストを印刷する従来の
工程を１例えば溝や円形状部あるいは方形状部の印刷さ
れない部分を形成する工程としたので、脱バインダー処
理工程において、その印刷されない部分が、脱；ぐイン
ダーガスの通シ道、あるいは、逃げ部となったシ、又、
焼成を行う行程における熱処理時のシート状の内部電極
と誘電体シートの膨張収縮の差を緩和している。

したがって、脱バインダ一時における内部応力歪、脱バ
インダー処理の仕易さ、積層体チップの圧着性の改良が
計られ、生産性と信頼性の高い特に容量の大きいコンデ
ンサーを得る場合に極めて有効である。

【図面の簡単な説明】

第１図は従来の積層セラミックコンデンザーの分解斜視
図、第２図は従来の内部電極パターンの形状、第３乃至
４図は本発明による内部電極パターンの形状である。第
５図は本発明の他の実施例を示す。 図中、１は内部電極、２は誘電材料のグリーンシート、
３はパターン、４は溝状部、５は円形状部である。 第１図 第３図 第５図 改曽（ＩＩＩ）のパターン 第２図 、ＩＩ足釆、のピ３合Ｐ電オ勇パターン第４図 改首（ＩＩ）のパターン

Claims (1)

1. 【特許請求の範囲】 １）誘電材料をシート化する工程と、電極／−，６ター
   ンにしたがって導電材料からなる内部電極を印刷する工
   程と、誘電材料の間に内部電極を位置せしめて複数枚積
   層し、圧着してチップ化する工程と、脱バインダー処理
   工程と、焼成を行う行程とを順次に行う積層セラミック
   ；ンデンサーの製造方法において、前記内部電極を印刷
   する工程を。 一部分内部電極を印刷しない工程としたことを特徴トス
   る積層セラミックコンデンサーの製造方法。 ２）内部電極印刷パターン内に対抗電極総面積の１乃至
   ２５％の範囲でパターン印刷のされない部分を有する内
   部電極印刷シートを形成し、前記シートを複数枚積層し
   てなる積層セラミックコンデンサー。