JPS607521A - フアイルメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 磁気ディスクなどのファイルメモリは一般的に回転する
記録媒体上に情報を書込むものであり。

記録単位（以下セクタと略称す）とセクタの間にはデー
タの書込まれていないギャノゾ領域がある。

また技術的進歩により年毎に記録密度は向上し。

それにともない最大データ転送速度の高速化が進んでい
る。このような点を背景にして，ファイルメモリの制御
装置にはバッファメモリを設け，ファイルメモリとホス
トシステムとの間でのデータ転送速度の調整が行なわれ
ている。

従来，この種のバッファメモリを有するファイルメモリ
の制御方式は第１図に示すように単一のテータパスＤＢ
，７ドレスバスＡＤＢ上にマイクログロセッサ野，コン
トロールメモリＣＭ　、ダイレクト・メモリ・アクセス
ＤＭＡ　、およびバッファメモリＢＭを接続し，ファイ
ルメモリＦＭとホストシステムＨＳとのデータ転送はダ
イレクト・メモリ・アクセスＤＭＡの制御のもとてバッ
ファメモリＢＭを介してファイルメモリＦＭとホストシ
ステムＨ３間で行なわれていた。しかしながら、このよ
うな構成では、磁気ディスク等の高速ファイルメモリに
おいては、ダイレクト・メモリ・アクセスＤＭＡの動作
中はデータバスＤＢ　、アドレスパーＸ’　ＡＤＳ　カ
フ　７’（ルメモリＦＭとバッファメモ９８Ｍ間のデー
タ転送に専有され、マイクロプログラムの制御が有効に
機能できなくなる。更に、ダイレクト・メモリ・アクセ
スＤＭＡを備えることで金物的にも大きくなるという欠
点があった。

第２図は、従来の他のファイルメモリ制御方式を示し、
ファイルメモリＦＭとホストシステムＨ３とのデータ転
送におけるバ、ノア機能をファーストイン・ファースト
アウト型メモリＦＩＦＯで実現しあシ、第１図のような
データ転送中のマイクロプログラム制御からの離脱は避
けられる。しかし。

このような単純なファーストイン・ファーストアウト型
メモＩＪ　Ｆ”ＩＦＯではデータのバースト転送では有
効にデータパ、ファ機能を実行するが、マイクロッログ
シムでファーストイン拳ファーストアウト型メモＩＪ　
ＦＩＦＯ内の転送データを読み、処理をすることは困難
であった。例えば磁気ディスク面上に書込まれた各種制
御情報（ＩＤフィールド、エラー検出・訂正コード）を
読出して、ディスク面の欠陥スポット管理、エラー訂正
処理をマイクロプログラムで実行すること等が困難であ
った。更にセクタ内への部分書込み機能等の実現も困難
であった。

本発明の目的は、ファイルメモリとホストシステムとの
間で行なわれるデータ転送用バッファメモリにマイクロ
ッログシムとは独立に動作するファーストイン・ファー
ストアウト機能と、マイクロプログラムから直接ランダ
ムアクセスできる機能を持たせることにょシ、上記欠点
を除去し、マイクロプログラム制御で動作するファイル
メモリ制御装置で各種機能（間断のない状態監視、デー
タ転送効率の向上、欠陥スポット管理、エラー訂正２部
分書込み）を容易に実現することができるファイルメモ
リ制御方式を提供することにある。

本発明はマイクロッログシムで制御されるファイルメモ
リ装置において、読出しおよび書込みデータをファース
トイン・ファーストアウト形式で一時記憶するバッファ
メモリを持ち、該バッファメモリはマイクロプログラム
のメモリ空間内にあって、マイクロプログラム制御プロ
セッサから直接ランダムアクセスできることを特徴とす
るファイルメモリ制御方式である。

さらに２本発明では、前記ファーストイン・ファースト
アウト型バッファメモリにおいて、そのリードアドレス
ポインタおよびライトアドレスポインタの内容がマイク
ロプログラム制御プロセ。

すから直接読出しおよび書込みができることを特徴とす
るファイルメモリ制御方式が得られる。

次に図面を参照して本発明の実施例について説明する。

第３図は本発明の一実施例を示すブロック図である。ホ
ストシステムＨ３とファイルメモリＦＭトの間のデータ
信号はデータバスＤＢ　ｌで行なわれる。

データバスＤＢにはさらにホストシステムＨ８とファイ
ルメモリＦＭ間のデータパワノアリングを行なうバッフ
ァメモリＢＭ　、及びマイクロプロセッサ用データバス
ＭＤＢとの結合を可能とするスイッチ瀾が接続される。

マイクロプログラム即とマイクロプログラム用コントロ
ールメモリＣＭにおいては、データ信号はマイクロプロ
セッサ用データ・ぐスＭＤＳ　、アドレス信号はアドレ
スバスＡＤＢによって結合される。バッファメモリＢＭ
のライト・リードポインタＶｌ／ＲＰはマイクロッ０ロ
セツサ用データ／（スＭＤＢから読み・書き可能となる
よう接続され。

またその出力はアドレスバスＡＤＢ上のアドレス信号と
共に選択回路ＳＥＬに接続される。選択回路ＳＥＬの出
力はバッファメモリＢＭのアドレス信号となる。

以下９本実施例の動作を磁気ディスク制御装置に限定し
て説明する。本実施例で示す磁気ディスク制御装置はコ
ントロールメモリＣＭに格納したマイクロプログラムに
よって全体を制御される。

初めにセクタ単位に行なわれる書込みおよび読出しの説
明を行なう。

一般的に磁気ディスクメモリのトランク上の記録フォー
マットは第４図に示すように、セクタヘノドギャッフ０
とセクタエンドギャップに囲まれた領域にＩＤフィール
ドとデータフィールドを持つ形式である。ＩＤフィール
ドは７リンダ番号、ヘッド番号、セクタ番号等のアドレ
ス情報及び欠陥／非欠陥セクタを識別するフラグ情報か
ら構成される領域であり、データフィール・ドは装置外
部からのデータが書込まれる領域であり、各々の領域と
もエラー検出・訂正のためＣＲＣ（ザイクリック・リダ
ンダン／−・コード）に代表される冗長符号が付加され
る。

磁気ディスク制御装置はポストシステムＨ８がらのアク
セス要求を受けると、シーク動作が実行され、所望のプ
リング上にヘッドを移動する。しかる後要求ヘッドを選
択し、さらに要求のあったセクタをサーチする。磁気デ
ィスクへデータを書込む場合はホストンステムＨ８がら
のデータはあらがじめバッファメモリＢＭに格納してお
き、要求セクタを検出した時点から格納された書込デー
タをバッファメモリＢＭから読出し、ファイルメモリＦ
Ｍにデータを転送し、磁気ディスク面上に書込む。

磁気ディスクからデータを読出す場合はファイルメモリ
ＦＭから読出されたデータを順次バッファメモＩＪ　Ｂ
Ｍに格納し、同時に、格納されたデータをホストンステ
ムＨ８のデータ転送速度に合せてファーストイン・ファ
ーストアウト形成でホストンステムＨ８外に送出する。

以上のデータの送受時、バッファメモＩＪ　ＢＭのアト
゛レスはライト・リードポインタＷＲＰで生成され。

マイクロプロセッサ即のアドレスバスＡＤＢからは独立
である故、バッファメモＩＪ　ＢＭ動作中もマイクロプ
ログラムの実行が可能である。ライト・リードポインタ
ＷＲＰはバッファメモリＢＭの書込み時はライトアドレ
スポインタが書込み毎に歩進され。

読出し時はリードアドレスポインタが読出し毎に歩進さ
れ、リードアドレスポインタがライトアドレスポインタ
よシ進まないよう制御される回路である。

次にバッファメモリＢＭを直接マイクロプロセッサＭＰ
からアクセスする方法を説明する。

マイクロ７０ロセツザＭＰの持つアドレス空間の例を第
５図に示す。この例では全体で６４にバイトの空間をマ
イクロプログラム領域とバッファメモリ領域で２等分し
ている。マイクロ７０ログラム領域は読出し専用メモＩ
Ｊ　（、ＲＯＭ）部と読出し・書込み可能のランダムア
クセスメモリ（ＲＡＭ　）部から構成される。

マイクロプロセッサＭＰからバッファメモリＢＭを直接
アクセスする場合はパススイッチＳＷを開き。

データバスＩ）Ｂとマイクロプロセッザ用テークパスＭ
ＤＢを結合する。−１だバッファメモリＢＭのアドレス
信号はアドレスバスＡＤＢから供給されるよう選択回路
ＳＥＬを働らかせる。

ライト・リードポインタＷＲＰはマイクロプロセツサＭ
Ｐから直接リードライト可能であるので、バッフアノモ
リの書込みあるいは読出し状態をマイクロプロセッサ野
で知り、ライト・リードポインタＷＲＰの内容をアドレ
スのベースにしたバッファメモリＢＭへのアクセスが可
能である。

以上のような回路動作にもとすき実現できる機能につい
て以下説明を行なう。

第４図に示すセクタフォーマ、トのＩＤフィールド上に
はそのセクタ固有のアドレス情報等が記録される。磁気
ディスク装置においてはＩＤフィールド上には、そのセ
クタの物理アドレス及び論理アドレス、欠陥セクタか否
かの識別フラグ、欠陥セクタならばその代替えセクタの
アドレス等が記録される。磁気ディスク装置を使用中何
らかの原因で欠陥セクタが増加した場合、磁気ディスク
制御装置は該セクタを欠陥セクタとすべく、再フオーマ
ツテイングをする必要が生じる。この様な場合。

制御装置はディスク上のＩＤフィールドを読出し。

代替えセクタの位置検出を行なう。高速に転送されるＩ
ＤフィールドのデータをバッファメモリＢＭに格納し１
例えば１トラック分の転送を終了した時点で、マイクロ
プロセッサＭＰによシバッファメモリＢＭ上のＩＤフィ
ールドを読み出し１代替えセクタ位置のサーチを行なう
。見出した時点で欠陥セクタのＩＤフィールド上には代
替えセクタのアドレスの書込み、ｉだ代替えセクタのＩ
Ｄフィールドは論理アドレスの書込みを行なう。しかる
後、バフノアメモ１７８Ｍ上で更新されたＩＤノイ−ル
ト゛は再びディスク面上に鶏込捷れ、再フオーマツテイ
ングを完了する。

次に書込みデータがセクタ単位より小さい量である場合
（部分書込み）の処理方法の説明を行なう。

あらかじめホストシステムＨ８よシ送出された書込み開
始アドレスはコントロールメモリＣＭに格納される。ホ
ストシステムＨ８Ｊ：　’ｐ書込みデータが送出され、
バッファメモＩＪ　Ｂｉｔ／ｌ内に格納されると、その
時点のライト・リードポインタＷＲＰの内容をコントロ
ールメモリＣＭ内にセーブした後該当するセクタのデー
タをファイルメモリＦＭから読出す。ファイルメモリＦ
Ｍからの読出しデータがバッファメモＩＪ　ＢＭ内に格
納された時点でバッファメモＩＪ　ＢＭの制御をマイク
ロ７０ロセツサＭＰに移し、その時点のライトアドレス
ポインタの値とＣＭ上にセーブされたライトアドレスポ
インタの値にもとすきファイルメモリＦＭからの読出し
データ中にホスト／ステムＨ６からの書込みデータをう
め込む。しかる後バッファメモ９８Ｍ上で新しく構成さ
れたセクタｊ−ｉｊ位のデータをファイルメモリＦＭへ
送出し１部分ｊＩ）込みを完了する。

以上２通りの制御機能実現の方法を説明しだが。

これ以外にも例えばバッファメモＩＪ　ＢｆＶｌ［に読
出したデータとエラー訂正符号のうちエラー訂正符号を
マイクロプロセッサ訃で直接読出し、解析し２Ｍ上位置
を知り、その情報をもとに読出したデータを訂正してホ
ストシステムＨ８に送出するといっだエラー訂正機能も
容易に実現できる。

また、故障診断機能を制御装置で実現する場合。

診断用のデータの作成、読出しデータの解析等を本発明
の有す手段によって容易に実現できる。

本発明は以上説明したように、ファースト１ン・ファー
ストアウト型パ、ノアメモリを持ち該バッファメモリが
マイクロ７０ロセツサのメモリ空間内にあって、マイク
ロゾロセッサから直接ランダムアクセスできるよう構成
することにより、高速なデータ転送に対処でき、ファイ
ルメモリとホストシステム間のデータ転送中にもマイク
ロプログラムを独立に実行でき、さらにバッファメモリ
の内容を直接マイクロゾロセッサからアクセス可能とす
るととによりファイルメモリ制御の自由度を大巾に増加
させ、各池の複雑な機能を容易に実現する効果がある。

【図面の簡単な説明】

第１図および第２図は従来のファイルメモリ制御方式を
示すブロック図、第３図は本発明のファイルメモリ制御
方式を示すブロック図、第４図はセクタフォーマントの
説明図、第５図はメモリ空間の説明図である。 ＭＰ・・マイクロプロセッサ、　ＣＭ・・・コントロー
ルメモリ、　ＤＭＡ・・・ダイレクト惨メモリ・アクセ
ス。 ＢＭ・・・バッファメモへ？　’＋　、！！　、　３−
・・バス切替スイッチ、　ＦＭ・・・ファイルメモリ、
　Ｈ３・・・ホストシステム、　ＤＢ・・・データバス
、　ＡＤＨ・・・アドレスバス。 ＭＤＢ・マイクロプロセッサデータバス、　ＦＩＩ”０
フアーストイン・ファーストアウト型メモリ。 ＷＲＰ・・ライト・リードポインタ、　ＳＥＬ・・選択
回路、。 代理人（７１２７）ブ１゛理土後Ｈ奈洋介　゛す。

Claims (1)

1. 【特許請求の範囲】 １、　マイクロプログラムで制御されるファイルメモリ
   装置において、読出しおよび書込みデータを７アースト
   イン・ファーストアウト形式で一時記憶するバッファメ
   モリを持ち、該バッファメモリは前記マイクロプログラ
   ムのメモリ空間内にあってマイクロッ０ログラム制御プ
   ロセッサから直接ランダムアクセスができることを特徴
   とするファイルメモリ制御方式。 ２、　前記バッファメモリのリードアドレスポインタお
   よびライトアドレスポインタが前記マイクロプログラム
   制御ゾロセッザから直接読出しおよび書込みができるこ
   とを特徴とする特許請求の範囲第１項記載のファイルメ
   モリ制御方式。