JPS6074723A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPS6074723A JPS6074723A JP59184185A JP18418584A JPS6074723A JP S6074723 A JPS6074723 A JP S6074723A JP 59184185 A JP59184185 A JP 59184185A JP 18418584 A JP18418584 A JP 18418584A JP S6074723 A JPS6074723 A JP S6074723A
- Authority
- JP
- Japan
- Prior art keywords
- node
- level
- output
- signal
- mo8t
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体素子によって構成された回路に関し、
特に絶縁ゲート型電界効果トランジスタを用いた回路に
関するものである。
特に絶縁ゲート型電界効果トランジスタを用いた回路に
関するものである。
以下の説明は、すべて絶縁ゲート型電界効果トランジス
タのうち代表的なＭＯＳ）ランジスタ（以下ＭＯ８Ｔと
称す）を用い、かつＮチャンネルＭＯ８Ｔで行ない高レ
ベルが論理ルベルであ〕、低レベルが論理０レベルであ
る。しかし、回路的にはＰチャンネルＭＯ８Ｔでも本質
的に同様である。
タのうち代表的なＭＯＳ）ランジスタ（以下ＭＯ８Ｔと
称す）を用い、かつＮチャンネルＭＯ８Ｔで行ない高レ
ベルが論理ルベルであ〕、低レベルが論理０レベルであ
る。しかし、回路的にはＰチャンネルＭＯ８Ｔでも本質
的に同様である。
最近、微少なＴＴＬ入力信号を受けＴＴＬ以上の大振幅
の真補ＭＯ８論理出力を発生する機能を有する回路が要
求されている。ＴＴＬ小信号を受けて、これと戸相及び
逆相のＭＯ８論理出力を発生する回路に＋ｈｌｎＱｄ
＄ ＩＩ ＆ｆ＊ｌｉｍｌｋＭ−Ｆ ＰＩ／ Ｗ ６
ノ −／ａＺ＋ ｊ−バッファ、人力データ発生回路及
びチップ選択論理回路として特にその適用範囲が見い出
される。
の真補ＭＯ８論理出力を発生する機能を有する回路が要
求されている。ＴＴＬ小信号を受けて、これと戸相及び
逆相のＭＯ８論理出力を発生する回路に＋ｈｌｎＱｄ
＄ ＩＩ ＆ｆ＊ｌｉｍｌｋＭ−Ｆ ＰＩ／ Ｗ ６
ノ −／ａＺ＋ ｊ−バッファ、人力データ発生回路及
びチップ選択論理回路として特にその適用範囲が見い出
される。
即ちアドレス信号１人力データ信号及びチップ選択信号
という外部人力信号を受けてチップ上で発生する真補Ｍ
Ｏ８論理出力は、それぞれデコーダの選択メモリセルに
書き込むレベルの決定及びデータ出力回路の禁止（出力
データ端子を高インピーダンスにする）制御に主として
寄与する。この回路に要求される点は次の通シである。
という外部人力信号を受けてチップ上で発生する真補Ｍ
Ｏ８論理出力は、それぞれデコーダの選択メモリセルに
書き込むレベルの決定及びデータ出力回路の禁止（出力
データ端子を高インピーダンスにする）制御に主として
寄与する。この回路に要求される点は次の通シである。
１）低電力で動作すること。ＭＯＳメモリ集積回路では
、数の多い回路ブロックとなるためできるだけダイナミ
、り動作を計った低電力回路が要求される。
、数の多い回路ブロックとなるためできるだけダイナミ
、り動作を計った低電力回路が要求される。
２）外部入力端子容量を小さく抑えること。ＭＯＳメモ
リ集積回路の実使用において、外部駆動能力に対する余
裕度の目安となる。
リ集積回路の実使用において、外部駆動能力に対する余
裕度の目安となる。
８）高速なう、チ機能を有すること。有効な人力信号レ
ベルを与える期間をできるだけ短くするととか、ＭＯＳ
メモリ集積回路の回路機能の拡張実使用における汎用性
の上から要求される。
ベルを与える期間をできるだけ短くするととか、ＭＯＳ
メモリ集積回路の回路機能の拡張実使用における汎用性
の上から要求される。
４）論理的に安定し、バランスのとれた真補側出力が得
られること。出力高レベルは真補出力両方共立ち上シが
揃いレベルも一致すること、出力低レベルは閾値電圧以
下充分低く次段への影響を全くなくすことが必須の条件
となる。出方の高速化を計る要求は、出力の論理レベル
の確定忙不安定を生じる可能性があル、この条件の許容
限界まで至って最適化を計ることを余儀なくされる。し
たがって、真補側出力の論理的確定及びバランスについ
て処置判断の容易な回路構成が要求される。
られること。出力高レベルは真補出力両方共立ち上シが
揃いレベルも一致すること、出力低レベルは閾値電圧以
下充分低く次段への影響を全くなくすことが必須の条件
となる。出方の高速化を計る要求は、出力の論理レベル
の確定忙不安定を生じる可能性があル、この条件の許容
限界まで至って最適化を計ることを余儀なくされる。し
たがって、真補側出力の論理的確定及びバランスについ
て処置判断の容易な回路構成が要求される。
本発明の目的は、これらの条件を最大限に充足すること
をねらった回路を提供することである。
をねらった回路を提供することである。
本発明は、基準電位と第１の出力端子との間に接続され
た第１のトランジスタと、該第１のトランジスタのゲー
トとフリップフロップの第１の出力節点とを結合する手
段と、前記第１の出力端子とクロック信号源との間に接
続されたゲートにプ第２ ｑト＝’ランジスタのゲート
と基準電位との間に接続される第８のトランジスタと、
基準電位と第２の出力端子との間に接続された第４のト
ランジスタと、該第４のトランジスタのゲートと前記フ
リップフロップの第２の出力節点とを結合する手段と、
前記第２の出力端子と前記クロック信号源との間に接続
されたゲートにプリチャージ電位を受ける第５のトラン
ジスタと、第５のトランジスタのゲートと基準電位との
間に接続される第６のトランジスタと、前記第１の出力
端子と前記第６のトランジスタのゲートを結合する手段
と、前記第２の出力端子と前記第８のトランジスタのゲ
ートを結合する手段とを有することを特徴とする。
た第１のトランジスタと、該第１のトランジスタのゲー
トとフリップフロップの第１の出力節点とを結合する手
段と、前記第１の出力端子とクロック信号源との間に接
続されたゲートにプ第２ ｑト＝’ランジスタのゲート
と基準電位との間に接続される第８のトランジスタと、
基準電位と第２の出力端子との間に接続された第４のト
ランジスタと、該第４のトランジスタのゲートと前記フ
リップフロップの第２の出力節点とを結合する手段と、
前記第２の出力端子と前記クロック信号源との間に接続
されたゲートにプリチャージ電位を受ける第５のトラン
ジスタと、第５のトランジスタのゲートと基準電位との
間に接続される第６のトランジスタと、前記第１の出力
端子と前記第６のトランジスタのゲートを結合する手段
と、前記第２の出力端子と前記第８のトランジスタのゲ
ートを結合する手段とを有することを特徴とする。
以下、本発明を図面を参照して説明する。本発明の基本
回路図を第１図に示し、この回路に加えるべきクロ、ク
パルス及び主要節点の波形を第２図に示す。プリチャー
ジ用のクロック信号Ｐの高レベルは電源電圧ＶＤＤ、他
のクロック信号φ０．φ、。
回路図を第１図に示し、この回路に加えるべきクロ、ク
パルス及び主要節点の波形を第２図に示す。プリチャー
ジ用のクロック信号Ｐの高レベルは電源電圧ＶＤＤ、他
のクロック信号φ０．φ、。
φ３の高レベルは（ＶＤＤ−閾値電圧）レベルとする。
φ１．φ３ が低レベルにあるとき、回路はリセット状
態となシ第１図で節点ｌ１節点８９節点４１節点７及び
節点１０は（ＶＤＤ−閾値電圧）レベル、節点５け（Ｖ
ＤＤ−２Ｘ閾値電圧）レベル及び節点２、節点６９節点
８及び節点９は大地電位にある。
態となシ第１図で節点ｌ１節点８９節点４１節点７及び
節点１０は（ＶＤＤ−閾値電圧）レベル、節点５け（Ｖ
ＤＤ−２Ｘ閾値電圧）レベル及び節点２、節点６９節点
８及び節点９は大地電位にある。
節点ｌ及び節点６には特別な値のコンデンサＣＩＡ及び
Ｃ６Ａがそれぞれ付加されておムコンデンサＣＩＡは（
ＶＤＤ−閾値電圧）レベルに充電され、コンデンサＣ６
Ａは放電された状態にある。またブートストラップコン
デンサＣ’７Ｆ、Ｃｌ０Ｆは共に（ｖＤＤ−閾値電圧）
レベルに充電されている。最初に信号Ｐを低レベルに移
行させるとＭＯ８Ｔ Ｑｌ、Ｑ４゜Ｑ５ 、Ｑ？ 、Ｑ
ｌｌ、ＱｌＢ、Ｑｌ４及びＱ２０が非導通になシ、節点
ｌ１節点８１節点４１節点７及び節点１０ ｕレベルは
殆んど変わらず浮遊電位となる。次に信号φ、を高レベ
ルにするとＭＯ８Ｔ Ｑ２及びＱｌ２が導通して、節点
１９節点２，１ｉｌｉ点８１節点４及び節点６にレベル
の変化が生じ節点１９節点２及び節点８の坂ベルの変化
は人力信号に依存する。人カ屑ａ ｂ−＋ ’ａ： −
Ａｘ ｌ−ＪＬ−ｉ−ス音−１’＄ｒ＆櫂１／−ｅ ｍ
−ＷＦｈＣ５＋ −ｙ−いなければならず、これによシ
人力信号セット時間が決められる。人力信号が低レベル
でＭＯ８Ｔ Ｑ８が非導通である場合、節点ｌの充電電
荷がＭＯ８ＴＱ２を通して節点２に移動し電荷平衡条件
ＣＩ×（ｖＤｌ）−閾値電圧）＝（ＣＩ＋Ｃ２）ＸＶ２
・＝ ［１）よシ、節点２は ＣＩ Ｖ−−Ｘ （Ｖ −閾値電圧） ・・・・・・〔２〕”
Ｃ１＋Ｃ２ＤＤ というレベルに上昇していく。ここでＣＩ、Ｃ２１ｄ節
点ｌ及び節点２の容量をそれぞれ表わす。この上昇の時
定数はＭＯ８Ｔ Ｑ２の導通抵抗とＣ２によυ決まる。
Ｃ６Ａがそれぞれ付加されておムコンデンサＣＩＡは（
ＶＤＤ−閾値電圧）レベルに充電され、コンデンサＣ６
Ａは放電された状態にある。またブートストラップコン
デンサＣ’７Ｆ、Ｃｌ０Ｆは共に（ｖＤＤ−閾値電圧）
レベルに充電されている。最初に信号Ｐを低レベルに移
行させるとＭＯ８Ｔ Ｑｌ、Ｑ４゜Ｑ５ 、Ｑ？ 、Ｑ
ｌｌ、ＱｌＢ、Ｑｌ４及びＱ２０が非導通になシ、節点
ｌ１節点８１節点４１節点７及び節点１０ ｕレベルは
殆んど変わらず浮遊電位となる。次に信号φ、を高レベ
ルにするとＭＯ８Ｔ Ｑ２及びＱｌ２が導通して、節点
１９節点２，１ｉｌｉ点８１節点４及び節点６にレベル
の変化が生じ節点１９節点２及び節点８の坂ベルの変化
は人力信号に依存する。人カ屑ａ ｂ−＋ ’ａ： −
Ａｘ ｌ−ＪＬ−ｉ−ス音−１’＄ｒ＆櫂１／−ｅ ｍ
−ＷＦｈＣ５＋ −ｙ−いなければならず、これによシ
人力信号セット時間が決められる。人力信号が低レベル
でＭＯ８Ｔ Ｑ８が非導通である場合、節点ｌの充電電
荷がＭＯ８ＴＱ２を通して節点２に移動し電荷平衡条件
ＣＩ×（ｖＤｌ）−閾値電圧）＝（ＣＩ＋Ｃ２）ＸＶ２
・＝ ［１）よシ、節点２は ＣＩ Ｖ−−Ｘ （Ｖ −閾値電圧） ・・・・・・〔２〕”
Ｃ１＋Ｃ２ＤＤ というレベルに上昇していく。ここでＣＩ、Ｃ２１ｄ節
点ｌ及び節点２の容量をそれぞれ表わす。この上昇の時
定数はＭＯ８Ｔ Ｑ２の導通抵抗とＣ２によυ決まる。
一方、入力信号が高レベルの場合は、ＭＯ８Ｔ Ｑ２が
導通すると、節点１の充電電荷がＭＯ８Ｔ Ｑ２及びＱ
８の直列バスで放電される。この放電期間に節点２のレ
ベルが閾値電圧を越えないよう充分にＭＯ８Ｔ Ｑ８の
電流能力をとる。即ち、寸法［（ここでＬはチャンネル
長、Ｗはチャンネル幅を表わす。）を大きくする必要が
ある。以上より、人力信号が低レベルのときはＭＯ８Ｔ
Ｑ６が節点２の上昇するレベル（最終的なレベルは〔
２〕式）によシ導通して、節点８の充電レベル（ｖＤＤ
−閾値電圧）が低下していく。人力信号が高レベルのと
きは、節点２は閾値電圧以下に維持されＭＯ８Ｔ Ｑ６
は非導通のｔｔで節点８は（ｖＤＤ−閾値電圧）の充電
レベルを保つ。一方、節点番及び節点６については、パ
ルスφ１が上昇するとＭＯ８Ｔ９１２が導通して節点４
の充電電荷が節点６に移動し、電荷平衡条件 Ｃ４×（ＶＤｒ）−閾値電圧） ＝ （Ｃ４−１−Ｃ（
３） Ｘ Ｖ４ ・［８）よル、節点４の電位は Ｖ４＝＝−臼二 Ｃ４＋Ｃ６×（ＶＤＤ ”値電圧） ・−−−−・〔４
）という値に近づいていく。ここでＣ４，Ｃ：Ｉは節点
４及び節点６の容量をそれぞれ表わす。このレベル変化
の時定数は、ＭＯ８Ｔ Ｑｌの導通抵抗とＣＯによシ決
まる。ＭＯ８Ｔ Ｑ８．Ｑ９及びＱｌ（）からなるフリ
ップフロップ回路が節点８或いは節点４に充分な高レベ
ルを保ったまｔ動作し得るレベルの差が節点８及び節点
るに生じてから信号φ、を上昇させる。このために人力
信号が低レベルのとき、節点３の電位が節点４に対しＭ
Ｏ８Ｔ Ｑ８ 、 Ｑ９及びＱＩＯのフリップフロップ
回路のオフセット電圧以下充分に低下するよう節点２０
レベルを上昇させる必要があり、コンデンサＣＩＡを大
きくする向きで節点１の容量の調整が要求される。人力
信号が高レベルのときは１．逆に節点４の電位が節点８
の（ｖＤＤ−閾値電圧）レベルよシ、充分低下するよう
コンデンサＣ６Ａを大きくする向きで、節点６の容量の
調整が必要となる。このようにして信号φ、が上昇する
とＭＯ８ＴＱＩＯが導通し、ＭＯ８Ｔ Ｑ８ 、Ｑ９の
フリップフロップ動作により、人力信号が低レベルのと
きは、節点８は大地電位に低下し節点４は〔４・〕式の
レベルの１１人力信号が高レベルのときは、節点８は（
ｖＤＤ−閾値電圧）レベルのままで節点４は大地電位に
低下していく、従って、低レベルの場合はＭＯ８Ｔ Ｑ
ｌ？、高レベルの場合はＭＯ８Ｔ Ｑｌ９が非導通にな
る。次に４を上昇させると節点８及ベルのときＭＯ８Ｔ
Ｑ１７が非導通でありφ３が上昇すると導通している１
’ｌ’ｌ０３ＴＱ１６を通して、節点８が上昇し始め、
一方ブートスト２ツブコンデンサ０７Ｆによシ節点７の
レベルが上昇して〔ｖＤＤ−閾値型７Ｆ 圧子０７＋Ｃ７Ｆ×■’。ここで０７は節点７の容量で
あり、Ｖ８は節点８の電圧である〕、ＭＯ８Ｔ Ｑｌ６
は非飽和領域を維持し、節点８には信号φ１とｌ’ｔぼ
同期したレベルで等しい立ち上シ波形が得られる。
導通すると、節点１の充電電荷がＭＯ８Ｔ Ｑ２及びＱ
８の直列バスで放電される。この放電期間に節点２のレ
ベルが閾値電圧を越えないよう充分にＭＯ８Ｔ Ｑ８の
電流能力をとる。即ち、寸法［（ここでＬはチャンネル
長、Ｗはチャンネル幅を表わす。）を大きくする必要が
ある。以上より、人力信号が低レベルのときはＭＯ８Ｔ
Ｑ６が節点２の上昇するレベル（最終的なレベルは〔
２〕式）によシ導通して、節点８の充電レベル（ｖＤＤ
−閾値電圧）が低下していく。人力信号が高レベルのと
きは、節点２は閾値電圧以下に維持されＭＯ８Ｔ Ｑ６
は非導通のｔｔで節点８は（ｖＤＤ−閾値電圧）の充電
レベルを保つ。一方、節点番及び節点６については、パ
ルスφ１が上昇するとＭＯ８Ｔ９１２が導通して節点４
の充電電荷が節点６に移動し、電荷平衡条件 Ｃ４×（ＶＤｒ）−閾値電圧） ＝ （Ｃ４−１−Ｃ（
３） Ｘ Ｖ４ ・［８）よル、節点４の電位は Ｖ４＝＝−臼二 Ｃ４＋Ｃ６×（ＶＤＤ ”値電圧） ・−−−−・〔４
）という値に近づいていく。ここでＣ４，Ｃ：Ｉは節点
４及び節点６の容量をそれぞれ表わす。このレベル変化
の時定数は、ＭＯ８Ｔ Ｑｌの導通抵抗とＣＯによシ決
まる。ＭＯ８Ｔ Ｑ８．Ｑ９及びＱｌ（）からなるフリ
ップフロップ回路が節点８或いは節点４に充分な高レベ
ルを保ったまｔ動作し得るレベルの差が節点８及び節点
るに生じてから信号φ、を上昇させる。このために人力
信号が低レベルのとき、節点３の電位が節点４に対しＭ
Ｏ８Ｔ Ｑ８ 、 Ｑ９及びＱＩＯのフリップフロップ
回路のオフセット電圧以下充分に低下するよう節点２０
レベルを上昇させる必要があり、コンデンサＣＩＡを大
きくする向きで節点１の容量の調整が要求される。人力
信号が高レベルのときは１．逆に節点４の電位が節点８
の（ｖＤＤ−閾値電圧）レベルよシ、充分低下するよう
コンデンサＣ６Ａを大きくする向きで、節点６の容量の
調整が必要となる。このようにして信号φ、が上昇する
とＭＯ８ＴＱＩＯが導通し、ＭＯ８Ｔ Ｑ８ 、Ｑ９の
フリップフロップ動作により、人力信号が低レベルのと
きは、節点８は大地電位に低下し節点４は〔４・〕式の
レベルの１１人力信号が高レベルのときは、節点８は（
ｖＤＤ−閾値電圧）レベルのままで節点４は大地電位に
低下していく、従って、低レベルの場合はＭＯ８Ｔ Ｑ
ｌ？、高レベルの場合はＭＯ８Ｔ Ｑｌ９が非導通にな
る。次に４を上昇させると節点８及ベルのときＭＯ８Ｔ
Ｑ１７が非導通でありφ３が上昇すると導通している１
’ｌ’ｌ０３ＴＱ１６を通して、節点８が上昇し始め、
一方ブートスト２ツブコンデンサ０７Ｆによシ節点７の
レベルが上昇して〔ｖＤＤ−閾値型７Ｆ 圧子０７＋Ｃ７Ｆ×■’。ここで０７は節点７の容量で
あり、Ｖ８は節点８の電圧である〕、ＭＯ８Ｔ Ｑｌ６
は非飽和領域を維持し、節点８には信号φ１とｌ’ｔぼ
同期したレベルで等しい立ち上シ波形が得られる。
一方、節点９は信号φ、が入るとＭＯ８ＴＱ１８を通し
て上昇しようとするが、これを閾値電圧より十分低く抑
えるため、ＭＯ８ＴＱ１９の寸法を充分大きくする。即
ち、ＭＯ８ＴＱ１８及びＱｌ９はそれぞれゲート電位が
（ｖＤＤ−閾値電圧）及び〔４〕式のレベルとなって共
に導通しているためＭＯ８ＴＱ１９の寸法をＭＯ８ＴＱ
１８より充分大きくして節点９の低レベルを保っている
。節点８が上昇するとＭＯ８ＴＱ２１が導通して節点ｌ
Ｏの（ｖＤＤ−閾値電圧）の充電レベルが大地電位に移
行しＭＯ８ＴＱ１８は非導通になるため節点９のレベル
もＭＯ８ＴＱ１９を通して天上り雷イ＃πかスー 人カ
イ盾、ＪｉＬ嶋；真レベルのシ衣糾ＭｎＲＴＱ１９が非
導通であり、信号φ、が上昇すると導通していをＭＯ８
ＴＱ１８を通して節点９が上昇し始め一方ブートストラ
ップコンデンサＣｌ０Ｆにより節点ＩＯのレベルが上昇
して〔ｖＤＤ−閾値電圧＋７埜沼鈷Ｘｖ、。こζでＣＩ
Ｏは節点１０の容量であルｖ、は節点９の電圧である）
、ＭＯ８Ｔ Ｑ１８は非飽和領域を維持し、節点９に
φ、とほぼ同期した立ち上り波形が得られる。一方、節
点８はφ、が入るとＭＯ８ＴＱ１６を通して上昇しよう
とするがＭＯ８Ｔ Ｑ１７の寸法を充分大きくして閾値
電圧よシ十分低く抑えるようにする。即ち、ＭＯ８ＴＱ
１６及びＱ１７はゲート電位が共に（ＶＤＤ−閾値電圧
）で導通しているためＭＯ８Ｔ Ｑ１７の寸法をＭＯ８
ＴＱ１６よシ充分大きくして節点８の低レベルを保って
いる。節点９が上昇ｔ ７＞ トＭＯ８Ｔ Ｑ１５ カ
導通して節点７ノ（ｖＤＤ−閾値電圧）の充電レベルが
大地電位に移行し！１’ｌＯ８ＴＱｌ（Ｓｉｔ非導通に
なるため節点８０レベル４ ＭＯ８ＴＱｌ’７を通して
大地電位になる。以上より人力信号が低レベルのときに
は、節点８が上昇し節点９は低レベル忙保建れ、高レベ
ルのときには節点９が上昇し、節点８が低レベルに保た
れるという回路機能が説明された。
て上昇しようとするが、これを閾値電圧より十分低く抑
えるため、ＭＯ８ＴＱ１９の寸法を充分大きくする。即
ち、ＭＯ８ＴＱ１８及びＱｌ９はそれぞれゲート電位が
（ｖＤＤ−閾値電圧）及び〔４〕式のレベルとなって共
に導通しているためＭＯ８ＴＱ１９の寸法をＭＯ８ＴＱ
１８より充分大きくして節点９の低レベルを保っている
。節点８が上昇するとＭＯ８ＴＱ２１が導通して節点ｌ
Ｏの（ｖＤＤ−閾値電圧）の充電レベルが大地電位に移
行しＭＯ８ＴＱ１８は非導通になるため節点９のレベル
もＭＯ８ＴＱ１９を通して天上り雷イ＃πかスー 人カ
イ盾、ＪｉＬ嶋；真レベルのシ衣糾ＭｎＲＴＱ１９が非
導通であり、信号φ、が上昇すると導通していをＭＯ８
ＴＱ１８を通して節点９が上昇し始め一方ブートストラ
ップコンデンサＣｌ０Ｆにより節点ＩＯのレベルが上昇
して〔ｖＤＤ−閾値電圧＋７埜沼鈷Ｘｖ、。こζでＣＩ
Ｏは節点１０の容量であルｖ、は節点９の電圧である）
、ＭＯ８Ｔ Ｑ１８は非飽和領域を維持し、節点９に
φ、とほぼ同期した立ち上り波形が得られる。一方、節
点８はφ、が入るとＭＯ８ＴＱ１６を通して上昇しよう
とするがＭＯ８Ｔ Ｑ１７の寸法を充分大きくして閾値
電圧よシ十分低く抑えるようにする。即ち、ＭＯ８ＴＱ
１６及びＱ１７はゲート電位が共に（ＶＤＤ−閾値電圧
）で導通しているためＭＯ８Ｔ Ｑ１７の寸法をＭＯ８
ＴＱ１６よシ充分大きくして節点８の低レベルを保って
いる。節点９が上昇ｔ ７＞ トＭＯ８Ｔ Ｑ１５ カ
導通して節点７ノ（ｖＤＤ−閾値電圧）の充電レベルが
大地電位に移行し！１’ｌＯ８ＴＱｌ（Ｓｉｔ非導通に
なるため節点８０レベル４ ＭＯ８ＴＱｌ’７を通して
大地電位になる。以上より人力信号が低レベルのときに
は、節点８が上昇し節点９は低レベル忙保建れ、高レベ
ルのときには節点９が上昇し、節点８が低レベルに保た
れるという回路機能が説明された。
本発明の回路は、次のような特徴を有する。
１ １） すべてダイナミック動作であ勺、消費電力は
低く抑えられる。
低く抑えられる。
２）節点８１節点９には、一致した立ち上りの高レベル
出力波形及び閾値電圧よシ充分低い低レベル出力波形が
要求される。信号φ、が上昇して節点８及び節点番に論
理的レベルが確定するがこの応答社、信号φ、が上昇す
る直前の節点８及び節点４の電位差がＭＯ８ＴＱ８及び
Ｑ９の７リツプフロツプ動作忙十分な貴でバランスよく
与えられれば高速であシ、入力信号が高レベル或いは低
レベルのときについて揃った動作波形が得られる。従っ
て、このとき入力信号が高レベルのときのＭＯ８Ｔ Ｑ
１９ 、低レベルのときのＭＯ８ＴＱ１７ａはぼ同時に
非導通にすることができ、それぞれ節点９９節点８に立
ち上り及びレベルの一致した高レベル出力波形が得られ
る。一方、低レベル出力については、前述のように入力
信号が低レベルのときＭＯ８Ｔ Ｑ１９の寸法をＭＯ８
ＴＱ１８よシ充分大きくとることにより、高レベルのと
きはＭＯ８ＴＱ１７Ｏ寸法をＭＯ８Ｔ Ｑ１６ ！ Ｄ
充分大きくして、それぞれ節点９１節点８に閾値電圧よ
り充分低い低レベル出力が得られ為。
出力波形及び閾値電圧よシ充分低い低レベル出力波形が
要求される。信号φ、が上昇して節点８及び節点番に論
理的レベルが確定するがこの応答社、信号φ、が上昇す
る直前の節点８及び節点４の電位差がＭＯ８ＴＱ８及び
Ｑ９の７リツプフロツプ動作忙十分な貴でバランスよく
与えられれば高速であシ、入力信号が高レベル或いは低
レベルのときについて揃った動作波形が得られる。従っ
て、このとき入力信号が高レベルのときのＭＯ８Ｔ Ｑ
１９ 、低レベルのときのＭＯ８ＴＱ１７ａはぼ同時に
非導通にすることができ、それぞれ節点９９節点８に立
ち上り及びレベルの一致した高レベル出力波形が得られ
る。一方、低レベル出力については、前述のように入力
信号が低レベルのときＭＯ８Ｔ Ｑ１９の寸法をＭＯ８
ＴＱ１８よシ充分大きくとることにより、高レベルのと
きはＭＯ８ＴＱ１７Ｏ寸法をＭＯ８Ｔ Ｑ１６ ！ Ｄ
充分大きくして、それぞれ節点９１節点８に閾値電圧よ
り充分低い低レベル出力が得られ為。
このように本発明によれば、人力信号が低レベルのとき
、出力ＯＵＴに高レベルのとき出力ＯＵＴにそれぞれ信
号φ、とｔｌぼ同期し、レベルも等しい立ち上シ波形が
得られる。入力低レベルのときの出力ＯＵＴ 、高レベ
ルのときの出力ＯＵＴには、それぞれＭＯ８Ｔ Ｑ１９
Ｆ）寸法をＭＯ８ＴＱ１８より充分大きく及びＭＯ８Ｔ
Ｑ１？ ＋７）寸法をＭＯ８Ｔ Ｑ１６ ！ Ｄ充分
大きくすることにより閾値電圧以下の低レベルが保たれ
る。したがって、二つの出力端子＃ＣＦ！論理的に充分
確定し、バランスのとれた立ち上）の真補の出力が得ら
れる。
、出力ＯＵＴに高レベルのとき出力ＯＵＴにそれぞれ信
号φ、とｔｌぼ同期し、レベルも等しい立ち上シ波形が
得られる。入力低レベルのときの出力ＯＵＴ 、高レベ
ルのときの出力ＯＵＴには、それぞれＭＯ８Ｔ Ｑ１９
Ｆ）寸法をＭＯ８ＴＱ１８より充分大きく及びＭＯ８Ｔ
Ｑ１？ ＋７）寸法をＭＯ８Ｔ Ｑ１６ ！ Ｄ充分
大きくすることにより閾値電圧以下の低レベルが保たれ
る。したがって、二つの出力端子＃ＣＦ！論理的に充分
確定し、バランスのとれた立ち上）の真補の出力が得ら
れる。
以上述べたように、本発明によれば論理的に安定な出力
及び低電力動作を示す回路が得られ、ＭＯ８Ｔを用いた
ダイナミック回路での応用に有効
及び低電力動作を示す回路が得られ、ＭＯ８Ｔを用いた
ダイナミック回路での応用に有効
第１図は、本発明の実施例の回路図であり、その動作波
形図を第２図に示す。 図において１〜ｌＯは１節点番号、Ｑに続く数字はＭＯ
Ｓトランジスタの番号ＣＩＡ、Ｃ５Ａ、Ｃ６慮付加コン
デンサ、及びＣ？Ｐ、Ｃｌ０Ｆ Ｉ−ｊブートストラッ
プコンデンサを表わす。
形図を第２図に示す。 図において１〜ｌＯは１節点番号、Ｑに続く数字はＭＯ
Ｓトランジスタの番号ＣＩＡ、Ｃ５Ａ、Ｃ６慮付加コン
デンサ、及びＣ？Ｐ、Ｃｌ０Ｆ Ｉ−ｊブートストラッ
プコンデンサを表わす。
Claims (1)
- 基準電位と第１の出力端子との間に接続された第１のト
ランジスタと、該第１のトランジスタのゲートとフリッ
プフロップの第１の出力節点とを結合する手段と、前記
第１の出力端子とクロック信号源との間に接続され、ゲ
ートにプリチャージ電位を受ける第２のトランジスタと
、第２のトランジスタのゲートと基準電位との間に接続
される第８のトランジスタと、基準電位と第２の出力端
子との間に接続された第４のトランジスタと、該第４の
トランジスタのゲートと前記ツリツブ７０、ブの第２の
出力節点とを結合する手段と、前記第２の出力端子と前
記クロック信号源との間に接続されゲートにプリチャー
ジ電位を受ける第５のと、前記第１の出力端子と前記第
６のトランジスタのゲートを結合する手段と、前記第２
の出力端子と前記第８のトランジスタのゲートを結合す
る手段とを有することを特徴とする半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184185A JPS6074723A (ja) | 1984-09-03 | 1984-09-03 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184185A JPS6074723A (ja) | 1984-09-03 | 1984-09-03 | 半導体回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51109169A Division JPS6012717B2 (ja) | 1976-09-10 | 1976-09-10 | 絶縁ゲ−ト型電界効果トランジスタを用いた半導体回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074723A true JPS6074723A (ja) | 1985-04-27 |
Family
ID=16148845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59184185A Pending JPS6074723A (ja) | 1984-09-03 | 1984-09-03 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074723A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4852422B2 (ja) * | 2003-11-17 | 2012-01-11 | ドナルドソン カンパニー，インコーポレイティド | 気体／液体分離用の分離装置および分離方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4875133A (ja) * | 1972-01-03 | 1973-10-09 |
-
1984
- 1984-09-03 JP JP59184185A patent/JPS6074723A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4875133A (ja) * | 1972-01-03 | 1973-10-09 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4852422B2 (ja) * | 2003-11-17 | 2012-01-11 | ドナルドソン カンパニー，インコーポレイティド | 気体／液体分離用の分離装置および分離方法 |
| US8182569B2 (en) | 2003-11-17 | 2012-05-22 | Donaldson Company, Inc. | Separator arrangement for gas/liquid separation; apparatus; and, methods |
| US8394164B2 (en) | 2003-11-17 | 2013-03-12 | Donaldson Company, Inc. | Separator arrangement for gas/liquid separation; apparatus; and, methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943745A (en) | Delay circuit for semiconductor integrated circuit devices | |
| JPS6012717B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタを用いた半導体回路 | |
| JPS61280097A (ja) | 差動電圧信号の増幅速度を制御するためのシステム | |
| US4379344A (en) | Precharge circuit | |
| JPS5916350B2 (ja) | ２進信号用再生回路 | |
| US4017741A (en) | Dynamic shift register cell | |
| JPS5922316B2 (ja) | ダイナミツクメモリ装置 | |
| JPH0159772B2 (ja) | ||
| JPS6137709B2 (ja) | ||
| US4093875A (en) | Field effect transistor (FET) circuit utilizing substrate potential for turning off depletion mode devices | |
| US4464581A (en) | Trigger pulse generator | |
| US4633102A (en) | High speed address transition detector circuit for dynamic read/write memory | |
| JPS6011393B2 (ja) | 感知増幅器 | |
| JPS592118B2 (ja) | 増巾回路 | |
| JPS6074723A (ja) | 半導体回路 | |
| JPS599735A (ja) | クロツク発生回路 | |
| JPH0245381B2 (ja) | ||
| JPS6149760B2 (ja) | ||
| JPS6284487A (ja) | 差動増幅器 | |
| GB2306027A (en) | Fast data transmission circuits for semiconductor memory devices | |
| JPH0159773B2 (ja) | ||
| JP3083654B2 (ja) | 出力回路 | |
| JPS62252592A (ja) | 半導体記憶装置 | |
| JPS6359544B2 (ja) | ||
| JPS6185699A (ja) | Ｍｏｓランダムアクセスメモリ |