JPS6073377A - 集積回路素子実装ユニットの試験方式 - Google Patents
集積回路素子実装ユニットの試験方式Info
- Publication number
- JPS6073377A JPS6073377A JP58182040A JP18204083A JPS6073377A JP S6073377 A JPS6073377 A JP S6073377A JP 58182040 A JP58182040 A JP 58182040A JP 18204083 A JP18204083 A JP 18204083A JP S6073377 A JPS6073377 A JP S6073377A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- mounting unit
- data
- integrated circuit
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｔ 発明の技術分野
本発明は半導体ｔこよる集積回路を多数搭載する上位ユ
ニットにおける試験方式りこ関する。
ニットにおける試験方式りこ関する。
（Ｉｌｌ 技術の背景
近年牛導体技術特ｌこ集積化技術の発展により１パツケ
ージｔこ多数の回路要素を搭載する高集積回路水子（Ｌ
ＳＩ）が低コストで提供されるようになった。従来より
データ処理のための論理回路はナンドおよびオア／ノア
回路のような組合せ回路と更に複数の組合せ回路により
得られるランチ、レジスタ、フリシブフロップ回路（Ｆ
Ｆ ）のようなｊ阻序回路を相互に接続して構成され
る。データ処理装置例えば中央処理装置（ＣＰ Ｕ ）
にお（げる論理回も組合せ回路および順序回路の集大成
によるが、このＣＰＵを構成するため当初集積度が大き
くなかった従来は組合せ回路または／および順序回路は
同一種類を少数個または少数個を組合せて得る基本機能
を実現する小規模集積回路素子（Ｓ８１）または中規模
集積回路素子（ＭＳＩＪの多数個を上位の中間実装ユニ
ットの例えばプリント配線板に搭載して集合する論理回
路により上位機能を笑現轄 し、更に中間実数ユニットを多数個遅賎して例えはスタ
ックユニットを構成してより上位の論理回路機能を実現
していた。集積度の向上に従い、従来の実装ユニッＨこ
おけるプリント配線板ないしはスタックユニットレベル
の論理回路構成規模例んはマイクロプロセ、ザ（ＭＰＬ
Ｉ）のような大規模且複雑な論理回路も１パツケージの
小形、軽量の茜集積回路素ヨー（ｂ別りが低コストで提
供されるよ・）になり、更にはマスタスライスＬＳＩ等
に代表されるように需要×の注文仕様ζこ基く所望のＬ
ＳＩが短時１１４４で提供されるようになった。勿論こ
れ等の１．Ｓｌもまた多数個を上位の実数ユニットに搭
載接続して上位機能例えは従来における装置レベルが実
現出来るようになった。
ージｔこ多数の回路要素を搭載する高集積回路水子（Ｌ
ＳＩ）が低コストで提供されるようになった。従来より
データ処理のための論理回路はナンドおよびオア／ノア
回路のような組合せ回路と更に複数の組合せ回路により
得られるランチ、レジスタ、フリシブフロップ回路（Ｆ
Ｆ ）のようなｊ阻序回路を相互に接続して構成され
る。データ処理装置例えば中央処理装置（ＣＰ Ｕ ）
にお（げる論理回も組合せ回路および順序回路の集大成
によるが、このＣＰＵを構成するため当初集積度が大き
くなかった従来は組合せ回路または／および順序回路は
同一種類を少数個または少数個を組合せて得る基本機能
を実現する小規模集積回路素子（Ｓ８１）または中規模
集積回路素子（ＭＳＩＪの多数個を上位の中間実装ユニ
ットの例えばプリント配線板に搭載して集合する論理回
路により上位機能を笑現轄 し、更に中間実数ユニットを多数個遅賎して例えはスタ
ックユニットを構成してより上位の論理回路機能を実現
していた。集積度の向上に従い、従来の実装ユニッＨこ
おけるプリント配線板ないしはスタックユニットレベル
の論理回路構成規模例んはマイクロプロセ、ザ（ＭＰＬ
Ｉ）のような大規模且複雑な論理回路も１パツケージの
小形、軽量の茜集積回路素ヨー（ｂ別りが低コストで提
供されるよ・）になり、更にはマスタスライスＬＳＩ等
に代表されるように需要×の注文仕様ζこ基く所望のＬ
ＳＩが短時１１４４で提供されるようになった。勿論こ
れ等の１．Ｓｌもまた多数個を上位の実数ユニットに搭
載接続して上位機能例えは従来における装置レベルが実
現出来るようになった。
（Ｃｌ 従来技術と問題点
上記のような集積度の同上は高度の論理機能を持つ回路
によって小形、軽量、高信頼度を低コストで提供するこ
とからデータ処理技術の発展を支えるようイこなる一方
で１，８１あるいは中間の実装ユニッＨこおける榎々の
試験についてより複雑困難な条件をもたらし、その工数
が莫大にのぼりコスト増大を招くようになった。ａ雑な
構成ケ有する論理回路の信頼性および保持性向上のため
、エラーの検出、自動式］正および再試行の機能を織込
む一方、ｌ、ＳＩ レベルでは論理口論の診断および故
障位置の指摘を容易にするためＬＳＩ内部のレジスｉ、
Ｆｌ−などパッケージの外部引出し端子（ビンＪｌこ接
続されて見・ない部分の状態読出しくスキャンアウト）
、あるいは該部分に期待するデータを設定するため任意
の試験バ〃−ンを書込む（スキャンイン）する手段が尋
人されている。複数のＬＳＩを搭載接続する実装ユニシ
トの試験ではビンミコ４’４ ラれるデータに一ついて
は例えは実装ユニクト試験器な接わＣをしてＷＩｔ験の
対象として得るが複数のＬＳＩにおりる前述のスキャン
アウト出力端子および論理動作ｌこおける通常のデータ
入出力端子は実装ユニットにおいて内部的には接続され
でいても実装ユニットのビンに装軌されているわけでは
ないので実装ユニット上でＬＳＩが側らかの故障が発生
しても故障のｌ、ａｌを発見するためにはＬＳＩのビン
を直接ブローピンクして握索する必要があり試験が煩わ
しくその工数が増大する欠ルがあった。また実装ユニメ
トの＃ｌ造によっては放熱フィン等によってＬＳＩのビ
ンに対するブロービングか著しく困難な場合が存在する
。
によって小形、軽量、高信頼度を低コストで提供するこ
とからデータ処理技術の発展を支えるようイこなる一方
で１，８１あるいは中間の実装ユニッＨこおける榎々の
試験についてより複雑困難な条件をもたらし、その工数
が莫大にのぼりコスト増大を招くようになった。ａ雑な
構成ケ有する論理回路の信頼性および保持性向上のため
、エラーの検出、自動式］正および再試行の機能を織込
む一方、ｌ、ＳＩ レベルでは論理口論の診断および故
障位置の指摘を容易にするためＬＳＩ内部のレジスｉ、
Ｆｌ−などパッケージの外部引出し端子（ビンＪｌこ接
続されて見・ない部分の状態読出しくスキャンアウト）
、あるいは該部分に期待するデータを設定するため任意
の試験バ〃−ンを書込む（スキャンイン）する手段が尋
人されている。複数のＬＳＩを搭載接続する実装ユニシ
トの試験ではビンミコ４’４ ラれるデータに一ついて
は例えは実装ユニクト試験器な接わＣをしてＷＩｔ験の
対象として得るが複数のＬＳＩにおりる前述のスキャン
アウト出力端子および論理動作ｌこおける通常のデータ
入出力端子は実装ユニットにおいて内部的には接続され
でいても実装ユニットのビンに装軌されているわけでは
ないので実装ユニット上でＬＳＩが側らかの故障が発生
しても故障のｌ、ａｌを発見するためにはＬＳＩのビン
を直接ブローピンクして握索する必要があり試験が煩わ
しくその工数が増大する欠ルがあった。また実装ユニメ
トの＃ｌ造によっては放熱フィン等によってＬＳＩのビ
ンに対するブロービングか著しく困難な場合が存在する
。
（山 発明の目的
本発明の目的は一ヒ＾己の欠点や問題点を除去するため
スキャンイン／スキャンアウト手法を実数ユナクトレヘ
ルに拡大適用して、ｌ、８１のビンに接続された論理動
作における出力端子に得られるデー〃をＬＳＩ毎のスキ
ャンアウト端子を利用して送出せしめ実装ユニットにも
集信機能と実装ユニットのスキャンアウト端子を設けて
ブローピンクによることな（１，８１に印加するスキャ
ンアドレスによって該実装ユニットのスキャンアウト端
子から期待するデータを出力させる効率的集積回路素子
実装ユニ、）の試験方式を提供しようとするものである
。
スキャンイン／スキャンアウト手法を実数ユナクトレヘ
ルに拡大適用して、ｌ、８１のビンに接続された論理動
作における出力端子に得られるデー〃をＬＳＩ毎のスキ
ャンアウト端子を利用して送出せしめ実装ユニットにも
集信機能と実装ユニットのスキャンアウト端子を設けて
ブローピンクによることな（１，８１に印加するスキャ
ンアドレスによって該実装ユニットのスキャンアウト端
子から期待するデータを出力させる効率的集積回路素子
実装ユニ、）の試験方式を提供しようとするものである
。
ｉｅｌ 発明の構成
この目的は、複数の半導体素子により論理回路を構成す
る集積回路素子を複数個搭載し札互に接続して上位の論
理回路ブロックを形成する実装ユニｙ）において、最大
＆、ｐ≦２ｈ個の集積回路素子に論理動作データを出力
するに個の論理データ出力手段、内部論理回路を構成す
る０個のフ’Ｉ ＞プフロツブ回路に対しデータをスキ
ャンイン／アウトする手段、該＠理データ出力牛段ｌこ
傅られるデータをスキャンイン／アウト手段におりるｍ
ビットによるスキャンアＩ・レスを愛情するデコータの
選択に従い該スキャンイン／アウト手段のスキャンアウ
ト端子に集約してｑ４に１β１のデータを出力する手段
を倫んると共に、該実装ユニーｊ１・は、各集積回路素
子のスキャンアウト端子の出力を集信して最大２ （ｑ
＋Ｊ個のデータを出力する実装ユニットスキャンアウト
手段を具備し、実装ユニットに印加されるｈ ４− ｍ
ヒツトのスキャンアドレスに従い実装ユニットに搭載接
続するすべての集積回路素子におけるフリップフロタブ
回路のスキャン・ｆン／アウトデークおよび出力データ
を共通の実装ユニ、トスキャンアウト手段を弁し出力せ
しめることを特徴とする集積回路素子実装ユニットの試
験方式を提供することによって達成する乙とが出来る。
る集積回路素子を複数個搭載し札互に接続して上位の論
理回路ブロックを形成する実装ユニｙ）において、最大
＆、ｐ≦２ｈ個の集積回路素子に論理動作データを出力
するに個の論理データ出力手段、内部論理回路を構成す
る０個のフ’Ｉ ＞プフロツブ回路に対しデータをスキ
ャンイン／アウトする手段、該＠理データ出力牛段ｌこ
傅られるデータをスキャンイン／アウト手段におりるｍ
ビットによるスキャンアＩ・レスを愛情するデコータの
選択に従い該スキャンイン／アウト手段のスキャンアウ
ト端子に集約してｑ４に１β１のデータを出力する手段
を倫んると共に、該実装ユニーｊ１・は、各集積回路素
子のスキャンアウト端子の出力を集信して最大２ （ｑ
＋Ｊ個のデータを出力する実装ユニットスキャンアウト
手段を具備し、実装ユニットに印加されるｈ ４− ｍ
ヒツトのスキャンアドレスに従い実装ユニットに搭載接
続するすべての集積回路素子におけるフリップフロタブ
回路のスキャン・ｆン／アウトデークおよび出力データ
を共通の実装ユニ、トスキャンアウト手段を弁し出力せ
しめることを特徴とする集積回路素子実装ユニットの試
験方式を提供することによって達成する乙とが出来る。
ｉｆ＋ 発明の実施例
以下図面を参照しつ＼本発明の一実施例について説明す
る。図は本発明の一実施例における集積回路素子実装ユ
ニットの試験方式のフロック図を示す。図に８いて１は
集積回路素子実装ユニット例えは印刷配線板による実装
ユニット、２ａ・・・・・・２ｐ ２．２ｐ−＋ 、２
ｐは高集積回路素子（１，、Ｓわ、ＯＲｏはオア回路、
史に２１ａはデコーダ、ｋ′Ｆａａ〜ａｑはフリップフ
ロップ回路、ＡＮＪＪａａ、ａｂ・・・・・・・・ａｒ
−１，ａｒはアンド回路および（Ｊ Ｒａはオア回路で
ある。実装ユニット１に入力されるデータはそのデータ
入力端子Ｐ ｌ ｏ ａ−ｏ ｓを弁り、で人力され各
ＬＳ１２ａ−ｐに分配従続される。ＬＳ１２ａ〜。
る。図は本発明の一実施例における集積回路素子実装ユ
ニットの試験方式のフロック図を示す。図に８いて１は
集積回路素子実装ユニット例えは印刷配線板による実装
ユニット、２ａ・・・・・・２ｐ ２．２ｐ−＋ 、２
ｐは高集積回路素子（１，、Ｓわ、ＯＲｏはオア回路、
史に２１ａはデコーダ、ｋ′Ｆａａ〜ａｑはフリップフ
ロップ回路、ＡＮＪＪａａ、ａｂ・・・・・・・・ａｒ
−１，ａｒはアンド回路および（Ｊ Ｒａはオア回路で
ある。実装ユニット１に入力されるデータはそのデータ
入力端子Ｐ ｌ ｏ ａ−ｏ ｓを弁り、で人力され各
ＬＳ１２ａ−ｐに分配従続される。ＬＳ１２ａ〜。
のデータ入力端子Ｐ １ａａ−ａ ｔ、 −−Ｐ ｌ
ｐａ−ｐｌｊこはＰＩＯａ〜Ｏ５および他のり、５１２
ａ−ｐのデータ出力端子Ｐ Ｕ ａ ａ−ａ ｋ、・・
・・・・ＰＵｐｉ〜ｐｋからの接続に従いデータが人力
される。ｌ、５１２ａ−ｐ４こおけるデータ処理の結果
はＬ８ Ｉ ２ａ〜、におけるデータ出力端子ＰＵａａ
−ａｋの中より実装ユニット１のデータ出力端子Ｐ Ｕ
ａ ａｍ０１をうｒし出力される。一方スキャンデー
タは実装ユニット１のスキャンインデータ入力端子ＰＳ
ｌｏより並夕１」接続された＠ＬＳＩ２ａ−ｐのスキャ
ンインデータ入力端子１．’８１ａ〜ｐに印加されると
共に実装ユニットｌのスキャンアドレス入力端子Ｐｅ（
ｌａａ−ａｎｉ由Ｌ Ｓ ｌ ２ ａ−ｐのスキャンア
ドレス入力端子ＰＳｌａａ−ａｍ・・・−ｐａ〜ｐｍに
印加さ孔る。スキャンアドレスｎヒツトを受信する各Ｌ
ＳＩ毎に備んた９個のデコーダ２１ａ−ｐはｎビット９
田ヒツトをそれぞれ）ゞツー１’ｌ、Ｔ全Ｌ８１２ａ−
ｐ テハ２ｎ、 各Ｌ８ ］テハ２ｍ（７）アドレスの
内１個例えはＬ８１２ａのＦＦａａを選択してスキャイ
ンデータを入力設定する。尚こ＼で２” ≧ｐｘ ２１
ｎ、ｐｓ２１１ ト’ｔａ１．＋ｔ ２１１ ≧２ｈ→
−【ｎとなる。
ｐａ−ｐｌｊこはＰＩＯａ〜Ｏ５および他のり、５１２
ａ−ｐのデータ出力端子Ｐ Ｕ ａ ａ−ａ ｋ、・・
・・・・ＰＵｐｉ〜ｐｋからの接続に従いデータが人力
される。ｌ、５１２ａ−ｐ４こおけるデータ処理の結果
はＬ８ Ｉ ２ａ〜、におけるデータ出力端子ＰＵａａ
−ａｋの中より実装ユニット１のデータ出力端子Ｐ Ｕ
ａ ａｍ０１をうｒし出力される。一方スキャンデー
タは実装ユニット１のスキャンインデータ入力端子ＰＳ
ｌｏより並夕１」接続された＠ＬＳＩ２ａ−ｐのスキャ
ンインデータ入力端子１．’８１ａ〜ｐに印加されると
共に実装ユニットｌのスキャンアドレス入力端子Ｐｅ（
ｌａａ−ａｎｉ由Ｌ Ｓ ｌ ２ ａ−ｐのスキャンア
ドレス入力端子ＰＳｌａａ−ａｍ・・・−ｐａ〜ｐｍに
印加さ孔る。スキャンアドレスｎヒツトを受信する各Ｌ
ＳＩ毎に備んた９個のデコーダ２１ａ−ｐはｎビット９
田ヒツトをそれぞれ）ゞツー１’ｌ、Ｔ全Ｌ８１２ａ−
ｐ テハ２ｎ、 各Ｌ８ ］テハ２ｍ（７）アドレスの
内１個例えはＬ８１２ａのＦＦａａを選択してスキャイ
ンデータを入力設定する。尚こ＼で２” ≧ｐｘ ２１
ｎ、ｐｓ２１１ ト’ｔａ１．＋ｔ ２１１ ≧２ｈ→
−【ｎとなる。
ま７こスキャンアウトデータはＰＳｌａａ−ａｎ経由Ｐ
Ｓｌａａ−ｐｍｉこ印加されるスキャンアドレスｎビッ
トに従いデコー々２１ａ−１）が選択するＡＮＤａａ〜
ａ ｒ −１） ａ−−ｐ ｒ ｌこよるＦＦａａ−ｐ
ｑおよびｐｏａａ〜ａｋ・・・・ｐａ−ｐｋに得られる
データを各１，１におけるＱＩＬａ−ｐよりＬＳｌａ、
ｐのスキャンリ′ウドデー〃出力鈴Ｈ十ＩＩ’ Ｓ Ｕ
ａ、ｐを介して出力し、この出力データな集信−ぐる
ＵＩＬ。より実装ユニ・１・１のス・キ１ン’ｆ” ｌ
’７ トデーク出力端子ｔ’５（Ｊｏより外部に送出１
−る。このように本実施例では構成されているので通常
のデータ処理動作ではデータがＰ１ｏＢ〜ＯＳに人力さ
イ１．１’ ｔＪ ｏ ａ−１） ｌ に出力さイ′し
るが、Ｐｆ：１ｆａａ−ａｎに印加するｎ ＝＝ Ｉ＋
−１−、ｎｌヒ、１・のスキャンインアドレスに従って
ＦＦａａ−ｐｒの他、Ｌ８Ｌａ〜ｐのデータ出力１１ｉ
ｔａ−ｆＰＵ ａ ａｍｏ ｋ−＝・ｐ ａ−ｐ ｋに
出力されるデータ処理動作時Ｌ８１ａ−ｐ相互間で送受
され、実装ユニッ）ＰＯＯａ−ｏ目こは接続されていな
いデータも含めてブロービング等の手操作乞行うことな
く信号操作だけで任意のデータを実装ユニットｌのスキ
ャンアウト出力端子ＰＳす０より出力させることが出来
る。向上記は集積回路素子を１、 Ｓ ｌ 、、ｐによ
り説明したが勿−Ｍａｌおよび５８１１こ置換えてもよ
く、入力端子数も一律に不定の最大ｄｉ、に個等を用い
たが注意の入出力端子数でも同様に実現することが出来
る。またスキャンアドレス中ｎ≧１１→ｍとしｂをｊ、
１ｓ２ａ−ｐの選択にｍを各ＬＳＩ内の選択に引当るよ
憎こしたがｎビットすべてをＬＳ１２ａ−ｐのデコーダ
２１． ａｍｐのデコーダ２１ａ−ｐに印加しても問題
ない。
Ｓｌａａ−ｐｍｉこ印加されるスキャンアドレスｎビッ
トに従いデコー々２１ａ−１）が選択するＡＮＤａａ〜
ａ ｒ −１） ａ−−ｐ ｒ ｌこよるＦＦａａ−ｐ
ｑおよびｐｏａａ〜ａｋ・・・・ｐａ−ｐｋに得られる
データを各１，１におけるＱＩＬａ−ｐよりＬＳｌａ、
ｐのスキャンリ′ウドデー〃出力鈴Ｈ十ＩＩ’ Ｓ Ｕ
ａ、ｐを介して出力し、この出力データな集信−ぐる
ＵＩＬ。より実装ユニ・１・１のス・キ１ン’ｆ” ｌ
’７ トデーク出力端子ｔ’５（Ｊｏより外部に送出１
−る。このように本実施例では構成されているので通常
のデータ処理動作ではデータがＰ１ｏＢ〜ＯＳに人力さ
イ１．１’ ｔＪ ｏ ａ−１） ｌ に出力さイ′し
るが、Ｐｆ：１ｆａａ−ａｎに印加するｎ ＝＝ Ｉ＋
−１−、ｎｌヒ、１・のスキャンインアドレスに従って
ＦＦａａ−ｐｒの他、Ｌ８Ｌａ〜ｐのデータ出力１１ｉ
ｔａ−ｆＰＵ ａ ａｍｏ ｋ−＝・ｐ ａ−ｐ ｋに
出力されるデータ処理動作時Ｌ８１ａ−ｐ相互間で送受
され、実装ユニッ）ＰＯＯａ−ｏ目こは接続されていな
いデータも含めてブロービング等の手操作乞行うことな
く信号操作だけで任意のデータを実装ユニットｌのスキ
ャンアウト出力端子ＰＳす０より出力させることが出来
る。向上記は集積回路素子を１、 Ｓ ｌ 、、ｐによ
り説明したが勿−Ｍａｌおよび５８１１こ置換えてもよ
く、入力端子数も一律に不定の最大ｄｉ、に個等を用い
たが注意の入出力端子数でも同様に実現することが出来
る。またスキャンアドレス中ｎ≧１１→ｍとしｂをｊ、
１ｓ２ａ−ｐの選択にｍを各ＬＳＩ内の選択に引当るよ
憎こしたがｎビットすべてをＬＳ１２ａ−ｐのデコーダ
２１． ａｍｐのデコーダ２１ａ−ｐに印加しても問題
ない。
ｔｇｌ 発明の詳細
な説明したすうに本発明によれは従来ブリット配線板等
の実装ユニットに４３けるデータ出刃およびユニット外
部に出力されないり、ＳＬのデータ出力をブロービング
によること！まくスキャンアウトアドレスを印加して実
装ユニットのスキャンアウトデータ出力端子に得られる
効率の良い集槓回路素子実装ユニットの試験方式を提供
することが出来る。
の実装ユニットに４３けるデータ出刃およびユニット外
部に出力されないり、ＳＬのデータ出力をブロービング
によること！まくスキャンアウトアドレスを印加して実
装ユニットのスキャンアウトデータ出力端子に得られる
効率の良い集槓回路素子実装ユニットの試験方式を提供
することが出来る。
図は不発明の一実施例における集積回路素子実装ユニッ
トの試賑方式のブロック図である。図において１は実装
ユニン１．２ａ−ｐは篩集槓回路累ｄＤ Ｊｇおよび（
Ｊｌ（ａはオア回路である。
トの試賑方式のブロック図である。図において１は実装
ユニン１．２ａ−ｐは篩集槓回路累ｄＤ Ｊｇおよび（
Ｊｌ（ａはオア回路である。
Claims (1)
- 複数の牛導体累子ζこより論理回路を構成する乗積回路
素子複数個搭載し相ｑｌこ接続して上位の論理回路フロ
ックを形成する実装ユニットｌこおいて、最大数１５２
１１個の集積回路素子は論理動作データを出力するに個
の論理データ出力手段、内部論理回路なＷ’ｌ成才る１
個のフリップフロップ回路ｌこ対しデータをスキャンイ
ン／アウトする′＋段、該論理データ出力手段にイ４ｔ
られるデータをスキャンイン／アｒ’７ ト手段ｌこと
ける＋１１ビツトｌこよるスキャンアドレスを受信１−
るテコータの選択に従い該スキャンイン／アウト手段の
スキャンアウト′ｊ：：ｌｉ子に集約してｑ４．に１固
のデータを出力する手段を備えると共ｌこ、該実装ユニ
２トは、各集積回路素子のスキャンアウト端子の出力を
集信して最大２ｈ（ｑ＋１（）１固のデータな出）’３
４−る実装ユニットスキャンアウト手段を具備し、実装
ユニットに印加されるｈ＋ｍビットのスキャンアドレス
に従い実装ユニットに搭載接続するすべての集積回路素
子におけるフリップフロップ回路のスキャンイン／アウ
トデータおよび出力データを共通の実装ユニットスキャ
ンアウト手段を介し出力せしめることを特徴とする集積
回路素子実装ユニ、）の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182040A JPS6073377A (ja) | 1983-09-30 | 1983-09-30 | 集積回路素子実装ユニットの試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182040A JPS6073377A (ja) | 1983-09-30 | 1983-09-30 | 集積回路素子実装ユニットの試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6073377A true JPS6073377A (ja) | 1985-04-25 |
| JPH0464034B2 JPH0464034B2 (ja) | 1992-10-13 |
Family
ID=16111283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182040A Granted JPS6073377A (ja) | 1983-09-30 | 1983-09-30 | 集積回路素子実装ユニットの試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073377A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5681216B2 (ja) * | 2011-02-04 | 2015-03-04 | 株式会社ブリヂストン | 空気入りタイヤ用リム |
-
1983
- 1983-09-30 JP JP58182040A patent/JPS6073377A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0464034B2 (ja) | 1992-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6314382B2 (ja) | ||
| JPS5844521A (ja) | 集積回路実装構造体 | |
| US7844867B1 (en) | Combined processor access and built in self test in hierarchical memory systems | |
| JPH0126097B2 (ja) | ||
| US5644609A (en) | Apparatus and method for reading and writing remote registers on an integrated circuit chip using a minimum of interconnects | |
| CN112463243A (zh) | 基于边界扫描的在线级联加载固件系统及其方法 | |
| US8020058B2 (en) | Multi-chip digital system having a plurality of controllers with self-identifying signal | |
| JP4542910B2 (ja) | テストシステム | |
| JPS6073377A (ja) | 集積回路素子実装ユニットの試験方式 | |
| JP2002100738A (ja) | 半導体集積回路及びテスト容易化回路の自動挿入方法 | |
| Lai et al. | Embedded-software-based approach to testing crosstalk-induced faults at on-chip buses | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JPS59211146A (ja) | スキヤンイン方法 | |
| JPS593561A (ja) | デ−タ処理システム | |
| JP2601792B2 (ja) | 大規模集積回路装置 | |
| JPH0344781A (ja) | 大規模集積回路 | |
| Tan et al. | Design and implementation of GPIO subsystem using external foundry I/O buffer | |
| JPS5945560A (ja) | スキヤンイン・アウト方式 | |
| JPS60239835A (ja) | 論理回路の故障診断方式 | |
| JP2709334B2 (ja) | 半導体集積回路 | |
| JPS6086630A (ja) | アドレススキヤン方式 | |
| JPH0452904B2 (ja) | ||
| JPS62150181A (ja) | 大規模集積回路の試験方式 | |
| Hilla | Boundary Scan Techniques in an MCM-D Application | |
| JPH026772A (ja) | 集積回路 |