JPS6070739A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6070739A JPS6070739A JP17794383A JP17794383A JPS6070739A JP S6070739 A JPS6070739 A JP S6070739A JP 17794383 A JP17794383 A JP 17794383A JP 17794383 A JP17794383 A JP 17794383A JP S6070739 A JPS6070739 A JP S6070739A
- Authority
- JP
- Japan
- Prior art keywords
- poly
- layer
- silicon layer
- act
- out port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体技術にさらには素子分離に関連した
拡散技術に関し、例えば半導体集積回路装置における拡
散層の形成に利用して有効な技術に関する。
拡散技術に関し、例えば半導体集積回路装置における拡
散層の形成に利用して有効な技術に関する。
現在、半導体集積回路における素子間の分離法として、
拡散層を用いた接合分離法と基板表面の選択酸化膜を利
用した酸化膜分離法が行なわれて〜・る。ところが、こ
れらの分離方法では、素子分離領域の幅が比較的大きく
されてしま−・、素子を微細化して行くに従って素子分
離領域の占める割合が大きくなり、ＬＳＩ（大規模県債
回路）の高密度化を図る上での障害となる。そこで、本
出願人は、素子の活性領域間の分離領域となる部分を削
ってＵ字状の溝（以下Ｕ溝と称する）を形成し、このＵ
溝の内側に酸化膜を形成してがらｔｌの中ヲホリシリコ
ン（多結晶シリコン）で埋めることによって素子分離領
域とするＵ溝分離法と称する分離技術を提案した（例え
ば１日経エレクトロニクス１９８２年３月２９日号隆２
８７参照）。
拡散層を用いた接合分離法と基板表面の選択酸化膜を利
用した酸化膜分離法が行なわれて〜・る。ところが、こ
れらの分離方法では、素子分離領域の幅が比較的大きく
されてしま−・、素子を微細化して行くに従って素子分
離領域の占める割合が大きくなり、ＬＳＩ（大規模県債
回路）の高密度化を図る上での障害となる。そこで、本
出願人は、素子の活性領域間の分離領域となる部分を削
ってＵ字状の溝（以下Ｕ溝と称する）を形成し、このＵ
溝の内側に酸化膜を形成してがらｔｌの中ヲホリシリコ
ン（多結晶シリコン）で埋めることによって素子分離領
域とするＵ溝分離法と称する分離技術を提案した（例え
ば１日経エレクトロニクス１９８２年３月２９日号隆２
８７参照）。
ところが、上記のようなＵ溝分離法を適用した例エババ
イポーラ集積回路においては、コレクタ引出し口となる
拡散層を形成する方法として、分離領域形成後コレクタ
引出し部の酸化膜等を除去してリンのようなＮ型不純物
なデポジションし、これを熱拡散させて形成する方法と
、酸化膜を介してコレクタ引出し部表面にリンをイオン
打込みして拡散させる方法とがあるが、前者の方が後者
よりも長い熱処理時間を必要とする。そのため、リンの
デポジション−拡散方式では長時間の熱処理によって、
Ｎ＋埋込層のわき上がりすなわち丈埋込層内の不純物の
エピタキシャル層側への拡散による膨出が発生して好ま
しくない。一方、イオン打込み一拡散方式によりコレク
タ引出し口を形成する場合には、祭積回路の各素子間が
ＬＯＣＯ８やアイソプレーナ技術による酸化膜によって
分離されて〜・ると特に問題はないが、Ｕ溝分離されて
いるとリンの高濃度のイオン打込みによって、シリコン
の結晶格子が損傷され、第１図に示すように基板１の表
面のＵ溝分離領域Ａとコレクタ引出し口Ｂとの境界部に
てシリコン結晶の（１１１）面に沿って転位が発生し、
その後の熱処理によってこの転位が広がってコレクタと
基板との間にリークを生じさせたり、Ｕ・溝分離領域Ａ
を隔てて隣接スルベース・エミッタ領域まで達してＰＮ
接合を破壊する等のおそれがあることが分かった。
イポーラ集積回路においては、コレクタ引出し口となる
拡散層を形成する方法として、分離領域形成後コレクタ
引出し部の酸化膜等を除去してリンのようなＮ型不純物
なデポジションし、これを熱拡散させて形成する方法と
、酸化膜を介してコレクタ引出し部表面にリンをイオン
打込みして拡散させる方法とがあるが、前者の方が後者
よりも長い熱処理時間を必要とする。そのため、リンの
デポジション−拡散方式では長時間の熱処理によって、
Ｎ＋埋込層のわき上がりすなわち丈埋込層内の不純物の
エピタキシャル層側への拡散による膨出が発生して好ま
しくない。一方、イオン打込み一拡散方式によりコレク
タ引出し口を形成する場合には、祭積回路の各素子間が
ＬＯＣＯ８やアイソプレーナ技術による酸化膜によって
分離されて〜・ると特に問題はないが、Ｕ溝分離されて
いるとリンの高濃度のイオン打込みによって、シリコン
の結晶格子が損傷され、第１図に示すように基板１の表
面のＵ溝分離領域Ａとコレクタ引出し口Ｂとの境界部に
てシリコン結晶の（１１１）面に沿って転位が発生し、
その後の熱処理によってこの転位が広がってコレクタと
基板との間にリークを生じさせたり、Ｕ・溝分離領域Ａ
を隔てて隣接スルベース・エミッタ領域まで達してＰＮ
接合を破壊する等のおそれがあることが分かった。
この発明の目的は、従来にな〜・新規な効果を奏する半
導体技術を提供することにある。
導体技術を提供することにある。
この発明の他の目的は、例えばＵ溝分離法を用いた半導
体集積回路装置に適用した場合に、高濃度のイオン打込
み一拡散方式によって拡散層を形成しても転位などの結
晶欠陥が発生されないようにすることにある。
体集積回路装置に適用した場合に、高濃度のイオン打込
み一拡散方式によって拡散層を形成しても転位などの結
晶欠陥が発生されないようにすることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願にお（・て開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、この発明は、Ｕ溝分離法のように溝を掘って
ポリシリコン等で埋めて分離領域とするような素子分離
法が適用された半導体集積回路において、コレクタ引上
し口のような拡散層を形成する場合に、予めその部分に
ポリシリコン層な形成し、このポリシリコン層に対して
不純物をイオン打込みして熱処理を行ない、ポリシリコ
ン層からの熱拡散によって拡散層（コレクタ引出し口）
を形成するようにすることによって、イオン打込みの際
のシリコン基板の結晶格子の損傷を防止して、拡散層に
転位を発生させないようにするという上記目的を達成す
るものである。
ポリシリコン等で埋めて分離領域とするような素子分離
法が適用された半導体集積回路において、コレクタ引上
し口のような拡散層を形成する場合に、予めその部分に
ポリシリコン層な形成し、このポリシリコン層に対して
不純物をイオン打込みして熱処理を行ない、ポリシリコ
ン層からの熱拡散によって拡散層（コレクタ引出し口）
を形成するようにすることによって、イオン打込みの際
のシリコン基板の結晶格子の損傷を防止して、拡散層に
転位を発生させないようにするという上記目的を達成す
るものである。
以下−面を用いてこの発明を具体的に説明する。
第２図ないし第４図は本発明をＵ溝分離法を用いて素子
間分離を行なうようにしたバイポーラ集積回路に適用し
た場合の一実施例を製造工程順に示したものである。
間分離を行なうようにしたバイポーラ集積回路に適用し
た場合の一実施例を製造工程順に示したものである。
この実施例では、先ず通常バイポーラ集積回路のプロセ
スと同様にして、特に制限されないが、Ｐ型シリコンか
らなる半導体基板１の主面に、酸化膜を形成してからこ
の酸化膜の適当な位置に埋込み拡散用パターンの穴をあ
け、この酸化膜をマスクとしてＮ型不純物を熱拡散して
部分的にＮ＋埋込層２を形成する。そして酸化膜を除去
してから、その上に気相成長法によりＮ−型エピタキシ
ャル層３を成長させ、その表面に酸化膜（Ｓｉｎ、膜）
４と窒化膜（Ｓｉ、Ｎ、膜）５を形成する。
スと同様にして、特に制限されないが、Ｐ型シリコンか
らなる半導体基板１の主面に、酸化膜を形成してからこ
の酸化膜の適当な位置に埋込み拡散用パターンの穴をあ
け、この酸化膜をマスクとしてＮ型不純物を熱拡散して
部分的にＮ＋埋込層２を形成する。そして酸化膜を除去
してから、その上に気相成長法によりＮ−型エピタキシ
ャル層３を成長させ、その表面に酸化膜（Ｓｉｎ、膜）
４と窒化膜（Ｓｉ、Ｎ、膜）５を形成する。
それから、分離領域が形成されるべき部分（バイポーラ
トランジスタの周辺部およびベース領域とコレクタ引出
し口との境界部）の窒化膜５をエツチングした後、ベー
ス領域とコレクタ引出し口との境界部の上をホトレジス
ト（鎖線Ｃで示す）で覆ってお（・て、先ずトランジス
タ周辺部の酸化膜４をエンチングして除去する。しかる
後、ヒドラジンエツチングとドライエツチングにより比
較的深（・Ｕ溝６ａ、６ａを形成する。その後、ホトレ
ジストＣを除去してその下の酸化膜４をエンチングしく
から、二回目のド・ライエツチングを行なって、ベース
領域とコレクタ引出し口との境界部にＵ溝６ｂを形成す
るとともに、周辺部のＵ溝６ａ、６ａを更に深くエソチ
ングして第２図の状態となる。その結果、Ｕ溝６ａ。
トランジスタの周辺部およびベース領域とコレクタ引出
し口との境界部）の窒化膜５をエツチングした後、ベー
ス領域とコレクタ引出し口との境界部の上をホトレジス
ト（鎖線Ｃで示す）で覆ってお（・て、先ずトランジス
タ周辺部の酸化膜４をエンチングして除去する。しかる
後、ヒドラジンエツチングとドライエツチングにより比
較的深（・Ｕ溝６ａ、６ａを形成する。その後、ホトレ
ジストＣを除去してその下の酸化膜４をエンチングしく
から、二回目のド・ライエツチングを行なって、ベース
領域とコレクタ引出し口との境界部にＵ溝６ｂを形成す
るとともに、周辺部のＵ溝６ａ、６ａを更に深くエソチ
ングして第２図の状態となる。その結果、Ｕ溝６ａ。
６ａは虻埋込みＮ２を貫通してＰ型基板１まで達するよ
うに形成され、Ｕ溝６ｂはＮ＋埋込み層２の直前まで達
するように形成される。
うに形成され、Ｕ溝６ｂはＮ＋埋込み層２の直前まで達
するように形成される。
その後、熱酸化によりＵ溝６ａ 、６ｂの内側に酸化膜
等の絶縁膜７を形成してから、基板表面全体にポリシリ
コンをＣＶＤ法（ケミカル噛ベイパー・デポジション法
）により比較的厚くデボジ７ヨンして、Ｕ溝６ａ 、６
ｂ内にポリシリコンを充填させる。そして、基板表面の
ポリシリコン層をドライエツチングにより除去し１平坦
化し、Ｕ溝６ａ、６ｂ内にポリシリコン８が残るように
、する。
等の絶縁膜７を形成してから、基板表面全体にポリシリ
コンをＣＶＤ法（ケミカル噛ベイパー・デポジション法
）により比較的厚くデボジ７ヨンして、Ｕ溝６ａ 、６
ｂ内にポリシリコンを充填させる。そして、基板表面の
ポリシリコン層をドライエツチングにより除去し１平坦
化し、Ｕ溝６ａ、６ｂ内にポリシリコン８が残るように
、する。
それから、熱酸化を行なつ″’ＣＵ溝内のポリシリコン
８の表面を酸化させてポリシリコン８の上に酸化膜９を
形成して第３図の状態となる。
８の表面を酸化させてポリシリコン８の上に酸化膜９を
形成して第３図の状態となる。
第３図の状態の後は１例えばＳｔ、Ｎ、膜５を除去して
からベース領域となるべき部分にホトレジスト等をマス
クにし℃選択的にＰ型不純物のイオン打込みを行ない５
次にエミッタ領域となる部分およびコレクタ引出し口と
なる部分の表面の酸化膜４をホトエツチングにより除去
してから基板表面全体にＣＶＤ法によりポリシリコンを
薄くデポジションさせる。それから、ホトエツチングに
より不要な部分のポリシリコンを除去して、エミッタ領
域およびコレクタ引出し口となる部分の表面にポリシリ
コン層１０ａ、１０ｂ’ｒ残してから、先ずポリシリコ
ン層１０ｂ上をホトレジストで覆い、ポリシリコン層１
０ａに対し低濃度のＮ型不純物のイオン打込みを行なう
。次に、逆にポリシリコン層１０ａ上をホトレジストで
覆し・ポリシリコン層１０ｂに対し高濃度のリン等のＮ
型不純物のイオン打込みを行なう。そして、特に制限さ
れないが最後に熱処理を行なうことによっ℃、上記不純
物を同時に熱拡散させ℃ベース用Ｐ＋型拡散層１１とエ
ミッタ用炉型拡散層１２およびコレクタ引出し口となる
Ｎ＋型型数散層１３形成する。
からベース領域となるべき部分にホトレジスト等をマス
クにし℃選択的にＰ型不純物のイオン打込みを行ない５
次にエミッタ領域となる部分およびコレクタ引出し口と
なる部分の表面の酸化膜４をホトエツチングにより除去
してから基板表面全体にＣＶＤ法によりポリシリコンを
薄くデポジションさせる。それから、ホトエツチングに
より不要な部分のポリシリコンを除去して、エミッタ領
域およびコレクタ引出し口となる部分の表面にポリシリ
コン層１０ａ、１０ｂ’ｒ残してから、先ずポリシリコ
ン層１０ｂ上をホトレジストで覆い、ポリシリコン層１
０ａに対し低濃度のＮ型不純物のイオン打込みを行なう
。次に、逆にポリシリコン層１０ａ上をホトレジストで
覆し・ポリシリコン層１０ｂに対し高濃度のリン等のＮ
型不純物のイオン打込みを行なう。そして、特に制限さ
れないが最後に熱処理を行なうことによっ℃、上記不純
物を同時に熱拡散させ℃ベース用Ｐ＋型拡散層１１とエ
ミッタ用炉型拡散層１２およびコレクタ引出し口となる
Ｎ＋型型数散層１３形成する。
上記の場合１、イオン打込みに際して、リンがポリシリ
コン層１０ｂを貫通して基板のシリコン結晶の格子に損
傷を与えないようにする？、め、打込みのエネルギとの
関係でポリシリコン層１０ｂの厚みを決定するのがよい
。例えば、５０ｋｅＶ程度のエネルギでリンの打込みを
行なう場合にはポリシリコン層１０ｂの厚みを１５００
λ以上とし、８０ ｋｅＶ程度のエネルギで行なう場合
には２５００Ａ以上とする。
コン層１０ｂを貫通して基板のシリコン結晶の格子に損
傷を与えないようにする？、め、打込みのエネルギとの
関係でポリシリコン層１０ｂの厚みを決定するのがよい
。例えば、５０ｋｅＶ程度のエネルギでリンの打込みを
行なう場合にはポリシリコン層１０ｂの厚みを１５００
λ以上とし、８０ ｋｅＶ程度のエネルギで行なう場合
には２５００Ａ以上とする。
上記各拡散層１１〜１３の形成後は、基板表面全体にＰ
ＳＧ膜（リン・シリコン・ガラス膜）のような層間絶縁
膜１４をＣＶＤ法等により形成し、ホトレジストをマス
クにしてエツチングによりベース、エミッタおよびコレ
クタの各電極部のコンタクトホール１５ａ〜１５ｃを形
成して第４図の状態となる。その後は、基板全面にアル
ミニウム等の配線材料を蒸着してからホトエツチングに
よりアルミ電極およびアルミ配線を形成し、その上Ｋ
Ｓ ｉ ０２ ’ｆｆＭ ノヨ５ ナファイナルパソシ
ベーション膜を形成することにより完成状態にされる。
ＳＧ膜（リン・シリコン・ガラス膜）のような層間絶縁
膜１４をＣＶＤ法等により形成し、ホトレジストをマス
クにしてエツチングによりベース、エミッタおよびコレ
クタの各電極部のコンタクトホール１５ａ〜１５ｃを形
成して第４図の状態となる。その後は、基板全面にアル
ミニウム等の配線材料を蒸着してからホトエツチングに
よりアルミ電極およびアルミ配線を形成し、その上Ｋ
Ｓ ｉ ０２ ’ｆｆＭ ノヨ５ ナファイナルパソシ
ベーション膜を形成することにより完成状態にされる。
上記実施例によれば、コレクタ引出し口形成のためのイ
オン打込みがその表面に形成されたポリシリコンＪ１１
０ｂに対して行なわれ、このポリシリコン１ｌＯｂから
の拡散によってコレクタ引出し口となる拡散層１３が形
成される。そのため、イオン打込みされたリンがポリシ
リコン層１０ｂを貫通して基板表面のシリコン結晶の格
子に損傷を与えるのを防止することができる。その結果
、コレクタ引出し口たる拡散層１３内に転位が発生され
なくなり、転位が広がることによってコレクタと基板と
の間のＰＮ接合や分離領域を介して隣接するエミッタ・
ベース間のＰＮ接合が破壊されてリークが生ずるような
こともない。
オン打込みがその表面に形成されたポリシリコンＪ１１
０ｂに対して行なわれ、このポリシリコン１ｌＯｂから
の拡散によってコレクタ引出し口となる拡散層１３が形
成される。そのため、イオン打込みされたリンがポリシ
リコン層１０ｂを貫通して基板表面のシリコン結晶の格
子に損傷を与えるのを防止することができる。その結果
、コレクタ引出し口たる拡散層１３内に転位が発生され
なくなり、転位が広がることによってコレクタと基板と
の間のＰＮ接合や分離領域を介して隣接するエミッタ・
ベース間のＰＮ接合が破壊されてリークが生ずるような
こともない。
しかも、エミッタ電極部の下層にポリシリコン層１０ａ
’ａｊ形成するようにされているものにおいては、何ら
新たな工程を追加することな（、コレクタ引出し口形成
のためのイオン打込みの緩衝材となるポリシリコン層１
０ｂを形成することができる。つまり、エミッタ電極部
においてｊ・土、エミッタのシャロー化（エミッタ用炉
型拡散層１２を浅（すること）とこれに伴なうアルミ電
倦形成時のアロイピットによるベース・エミッタ間のＰ
Ｎ接合の破壊ならびに耐熱性の劣化を防止するため、エ
ミッタとなる部分にポリシリコン層を形成し。
’ａｊ形成するようにされているものにおいては、何ら
新たな工程を追加することな（、コレクタ引出し口形成
のためのイオン打込みの緩衝材となるポリシリコン層１
０ｂを形成することができる。つまり、エミッタ電極部
においてｊ・土、エミッタのシャロー化（エミッタ用炉
型拡散層１２を浅（すること）とこれに伴なうアルミ電
倦形成時のアロイピットによるベース・エミッタ間のＰ
Ｎ接合の破壊ならびに耐熱性の劣化を防止するため、エ
ミッタとなる部分にポリシリコン層を形成し。
このポリシリコン層からの不純物拡散によってエミッタ
を形成する方法が考えられる。従つ又、このようにエミ
ッタをポリシリコン層から不純物拡散によって形成する
場合には、これに用いられるポリシリコン層と同時に上
記コレクタ引出し口部の緩衝用のポリシリコン層を形成
することによって、別個にポリシリコン層を形成する工
程を設ける必要がない。しかも、エミッタのシャロー化
に伴な℃・バイポーラトランジスタの性能向上も期待で
きる。
を形成する方法が考えられる。従つ又、このようにエミ
ッタをポリシリコン層から不純物拡散によって形成する
場合には、これに用いられるポリシリコン層と同時に上
記コレクタ引出し口部の緩衝用のポリシリコン層を形成
することによって、別個にポリシリコン層を形成する工
程を設ける必要がない。しかも、エミッタのシャロー化
に伴な℃・バイポーラトランジスタの性能向上も期待で
きる。
さらに、コレクタ引出し口にポリシリコン層を形成し、
このポリシリコン層に対してイオン（リン）打込みを行
ない熱拡散させてコレクタ引出し口の拡散層を形成する
方法によれば、プロセスのいかような過程でもイオン打
込み一拡散な行なってコレクタ引出し口を形成すること
ができるようになるため、プロセスの自由度が増大し、
設計に余裕が生ずるという利点がある。つまり、一般的
なリンのデポジション−拡散方式によってコレクタ引出
し口を形成する場合はもちろん、酸化膜（数十〜数千＾
）を介し１行なわれるイオン打込み一拡散方式にお℃・
ても、プロセスの途中で幾度も行なわれるエツチングや
洗浄によって表面の酸化膜が削られて活性領域が損傷さ
れるおそれがあるので、コレクタ引出し層形成のための
イオン打込み工程をそれほどプロセスの前の方に持って
来ることができない。これに対し、ポリシリコン層への
イオン打込み一拡散によってコレクタ引出し口を形成す
る場合には、このポリシリコン層がエツチング液や洗浄
液から活性領域表面を保獲する保護膜となるので、コレ
クタ引出し層形成のためのイオン打込み工程をプロセス
の前の方に持って行くことができる。また、その結果、
コレクタ引出し口の拡散（熱処理）時にエミッタ用拡散
層が広がるおそれがなくなり、更にエミッタシャロー化
が可能になる。
このポリシリコン層に対してイオン（リン）打込みを行
ない熱拡散させてコレクタ引出し口の拡散層を形成する
方法によれば、プロセスのいかような過程でもイオン打
込み一拡散な行なってコレクタ引出し口を形成すること
ができるようになるため、プロセスの自由度が増大し、
設計に余裕が生ずるという利点がある。つまり、一般的
なリンのデポジション−拡散方式によってコレクタ引出
し口を形成する場合はもちろん、酸化膜（数十〜数千＾
）を介し１行なわれるイオン打込み一拡散方式にお℃・
ても、プロセスの途中で幾度も行なわれるエツチングや
洗浄によって表面の酸化膜が削られて活性領域が損傷さ
れるおそれがあるので、コレクタ引出し層形成のための
イオン打込み工程をそれほどプロセスの前の方に持って
来ることができない。これに対し、ポリシリコン層への
イオン打込み一拡散によってコレクタ引出し口を形成す
る場合には、このポリシリコン層がエツチング液や洗浄
液から活性領域表面を保獲する保護膜となるので、コレ
クタ引出し層形成のためのイオン打込み工程をプロセス
の前の方に持って行くことができる。また、その結果、
コレクタ引出し口の拡散（熱処理）時にエミッタ用拡散
層が広がるおそれがなくなり、更にエミッタシャロー化
が可能になる。
なお、上記Ｕ溝６ｂによる分離領域の代わりに分離用酸
化膜が形成されるようにされたものにも同様に適用する
ことができる。
化膜が形成されるようにされたものにも同様に適用する
ことができる。
（１）Ｕ溝分離法を用いて素子の活性領埴間の分離を行
なうようにされたバイポーラ集積回路において、コレク
タ引出し口となる部分の表面にポリシリコン層を形成し
、このポリシリコン層に対してリンのイオン打込みを行
なってから熱拡散によりコレクタ引出し口を形成するよ
うにしたので、高濃度のリンのイオン打込みの際にポリ
シリコン層が緩衝材になるという作用により、コレクタ
引出し口表面のシリコン結晶の格子が損傷されて転位が
発生するのを防止することができ、その結果、転位が広
がってコレクター基板間やベース・エミッタ間のＰＮ接
合が破壊されてリークが生じるのを防止することができ
、ＬＳＩの歩溜まりを向上させることができる。
なうようにされたバイポーラ集積回路において、コレク
タ引出し口となる部分の表面にポリシリコン層を形成し
、このポリシリコン層に対してリンのイオン打込みを行
なってから熱拡散によりコレクタ引出し口を形成するよ
うにしたので、高濃度のリンのイオン打込みの際にポリ
シリコン層が緩衝材になるという作用により、コレクタ
引出し口表面のシリコン結晶の格子が損傷されて転位が
発生するのを防止することができ、その結果、転位が広
がってコレクター基板間やベース・エミッタ間のＰＮ接
合が破壊されてリークが生じるのを防止することができ
、ＬＳＩの歩溜まりを向上させることができる。
（２）コレクタ引出し・口となる部分の表面にポリシリ
コン層を形成し、このポリシリコン層に対してリンのイ
オン打込みを行なってから熱拡散によりコレクタ引出し
口を形成するようにしたので、表面のポリシリコン層が
エツチング液等に対する保護膜になるという作用により
、プロセスのいかなろ過程でコレクタ引出し層形成のた
めのイオン打込みを行なっても、活性領域の表面が損傷
されなくなるので、プロセスの自由度が増大し、設計に
余裕が生ずるという効果がある。
コン層を形成し、このポリシリコン層に対してリンのイ
オン打込みを行なってから熱拡散によりコレクタ引出し
口を形成するようにしたので、表面のポリシリコン層が
エツチング液等に対する保護膜になるという作用により
、プロセスのいかなろ過程でコレクタ引出し層形成のた
めのイオン打込みを行なっても、活性領域の表面が損傷
されなくなるので、プロセスの自由度が増大し、設計に
余裕が生ずるという効果がある。
（３）コレクタ引出し層形成のためのイオン打込みに対
する緩衝材となるポリシリコン層を、エミッタ領域部に
設けられるシャロー化のためのポリシリコン層と同時に
形成するようにしたので、別個に緩衝用ポリシリコン層
形成工程を設ける必要がな（・という作用により、プロ
セスを複雑にすることなく高性能のバイポーラトランジ
スタを有するＬＳＩの歩溜まりを向上させることができ
ると（・う効果がある。
する緩衝材となるポリシリコン層を、エミッタ領域部に
設けられるシャロー化のためのポリシリコン層と同時に
形成するようにしたので、別個に緩衝用ポリシリコン層
形成工程を設ける必要がな（・という作用により、プロ
セスを複雑にすることなく高性能のバイポーラトランジ
スタを有するＬＳＩの歩溜まりを向上させることができ
ると（・う効果がある。
以上本発明者によってなされた発明ケ実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは−・うまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは−・うまでもない。
例えば、上記実施例ではコレクタ引出し口となる拡散層
における転位発生を防止するようにされて℃・るが、こ
の発明はコレクタ引出し口以外の拡散層例えば、拡散抵
抗等の拡散層における転位発生にも適用することができ
る。また、Ｕ溝以外の分離技術によっ℃素子間分離がな
される場合であってイオン打込みより転位が発生するお
それ力ｔある場合には適用することができる。
における転位発生を防止するようにされて℃・るが、こ
の発明はコレクタ引出し口以外の拡散層例えば、拡散抵
抗等の拡散層における転位発生にも適用することができ
る。また、Ｕ溝以外の分離技術によっ℃素子間分離がな
される場合であってイオン打込みより転位が発生するお
それ力ｔある場合には適用することができる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ論理ＬＳ
Ｉについて説明したが、それに限定されるものではなく
、たとえば、ＭＯ８集積回路などにも適用できる。
をその背景となった利用分野であるバイポーラ論理ＬＳ
Ｉについて説明したが、それに限定されるものではなく
、たとえば、ＭＯ８集積回路などにも適用できる。
第１図はＵ溝分離法を適用したバイポーラ集積回路のコ
レクタ引出し口の拡散層における転位の発生状態を示す
拡大断面図、 第２図〜第４図は本発明をバイポーラ集積回路に適用し
た場合の一実施例を装造工程順に示す半導体基板の要部
断面図である。 １・・・半導体基板、２・・・Ｎ＋埋込層、３１０．エ
ビタキ半導体材料（ポリシリコン）、９・・・酸化膜、
１０ｂ・・・緩衝材層（ポリシリコン層）、１４・・・
層間絶縁膜。 第 １ 図 ノ 第 ２ 図 第 ３ 図 第 ４ 図 第１頁の続き ０発 明 者 加 藤 照 男 小平市上水本町発セン
タ内 ０発 明 者 河 路 幹 規 小平市上水本旦・発セ
ンタ内
レクタ引出し口の拡散層における転位の発生状態を示す
拡大断面図、 第２図〜第４図は本発明をバイポーラ集積回路に適用し
た場合の一実施例を装造工程順に示す半導体基板の要部
断面図である。 １・・・半導体基板、２・・・Ｎ＋埋込層、３１０．エ
ビタキ半導体材料（ポリシリコン）、９・・・酸化膜、
１０ｂ・・・緩衝材層（ポリシリコン層）、１４・・・
層間絶縁膜。 第 １ 図 ノ 第 ２ 図 第 ３ 図 第 ４ 図 第１頁の続き ０発 明 者 加 藤 照 男 小平市上水本町発セン
タ内 ０発 明 者 河 路 幹 規 小平市上水本旦・発セ
ンタ内
Claims (1)
- 【特許請求の範囲】 １、半導体基板の一生面に形成される素子の活性領域間
に溝を掘って内側に絶縁膜を形成してから半導体材料を
充填して分離領域が形成されるようにされた半導体集積
回路装置において、素子の活性領域の表面に緩衝材層が
形成され、この緩衝材層からの不純物の熱拡散によって
拡散層が形成されてなることを特徴とする半導体集積回
路装置。 ２、上記緩゛衝材層が基板表面にデポジションされたポ
リシリコン層によっ℃構成され、このポリシリコン層に
イオン打込みされたリンが拡散されることによってパイ
ポーラトラフジ２夕のコレクタ引出し目領域となる拡散
層が形成されるようにされてなることを特徴とする特許
請求の範囲第１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17794383A JPS6070739A (ja) | 1983-09-28 | 1983-09-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17794383A JPS6070739A (ja) | 1983-09-28 | 1983-09-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6070739A true JPS6070739A (ja) | 1985-04-22 |
Family
ID=16039781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17794383A Pending JPS6070739A (ja) | 1983-09-28 | 1983-09-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070739A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170041667A (ko) * | 2014-08-11 | 2017-04-17 | 필립모리스 프로덕츠 에스.에이. | 흡연 물품용 수분 함유 활성탄 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589333A (ja) * | 1981-07-08 | 1983-01-19 | Hitachi Ltd | 半導体装置 |
-
1983
- 1983-09-28 JP JP17794383A patent/JPS6070739A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589333A (ja) * | 1981-07-08 | 1983-01-19 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170041667A (ko) * | 2014-08-11 | 2017-04-17 | 필립모리스 프로덕츠 에스.에이. | 흡연 물품용 수분 함유 활성탄 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| US5389563A (en) | Method of fabricating a bipolar transistor having a high ion concentration buried floating collector | |
| JPH0355984B2 (ja) | ||
| WO1982003945A1 (en) | Process for manufacturing cmos semiconductor devices | |
| JPS6080276A (ja) | 半導体素子の形成方法 | |
| JPS6083346A (ja) | 半導体集積回路装置 | |
| US20030094669A1 (en) | Semiconductor device and manufacturing method for the same | |
| JPH0245327B2 (ja) | ||
| JPS59119762A (ja) | 埋込シヨツトキ−クランプ型トランジスタ | |
| US4597166A (en) | Semiconductor substrate and method for manufacturing semiconductor device using the same | |
| JPH0348656B2 (ja) | ||
| JPS61242064A (ja) | 相補型半導体装置の製造方法 | |
| GB2148593A (en) | Process for manufacturing the isolating regions of a semiconductor integrated circuit device | |
| US3825450A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| SU773793A1 (ru) | Способ изготовлени полупроводниковых интегральных бипол рных схем | |
| JPH01130542A (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JP2775738B2 (ja) | 半導体装置 | |
| JPS6070739A (ja) | 半導体集積回路装置 | |
| JPS5885560A (ja) | 集積回路構成方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| US5310690A (en) | Method for forming integrated circuits having buried doped regions | |
| JP2730650B2 (ja) | 半導体装置の製造方法 | |
| KR100518507B1 (ko) | 선택산화법으로 형성된 이중의 소자격리막을 갖는 반도체장치및 그 제조방법 |