JPS606985A - ビデオ信号取込方式 - Google Patents
ビデオ信号取込方式Info
- Publication number
- JPS606985A JPS606985A JP58113948A JP11394883A JPS606985A JP S606985 A JPS606985 A JP S606985A JP 58113948 A JP58113948 A JP 58113948A JP 11394883 A JP11394883 A JP 11394883A JP S606985 A JPS606985 A JP S606985A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- video signal
- clock signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明は、ビデオ信号取込方式、特にディスプレイ装置
においてビデオ信号取込みに際し、ビデオクロック信号
の供給を受けることなく水平同期信号によりビデオフ１
０ツク信号とほぼ同一の周波数、同一の位相のクロック
信号を選択し、供給されたビデオ信号を上記選択された
クロック信号によってサンプリングすることにより、ビ
デオ信号を取込むビデオ信号取込方式に関するものであ
る。
においてビデオ信号取込みに際し、ビデオクロック信号
の供給を受けることなく水平同期信号によりビデオフ１
０ツク信号とほぼ同一の周波数、同一の位相のクロック
信号を選択し、供給されたビデオ信号を上記選択された
クロック信号によってサンプリングすることにより、ビ
デオ信号を取込むビデオ信号取込方式に関するものであ
る。
（Ｉ３）発明の背景と問題点
ディスプレイ装置は、１画面を表示しあるいはハードコ
ピーを作成し、又は映像データ処理のために、高速、簡
便かつ確実にビデオ信号を直接取込む方式の採用が望ま
れている。
ピーを作成し、又は映像データ処理のために、高速、簡
便かつ確実にビデオ信号を直接取込む方式の採用が望ま
れている。
従来ディスプレイ装置に供給されるビデオ信号は、高速
かつシリアルデータであるためビデオ信号を取込むため
には、所定のクロック信号でサンプリングしなげればな
らない。このため受信側のディスプレイ装置にほぼ同一
のサン矛リング周波数を発生する発振器をもうけ、該発
振器からの出力によって非同期にビデオ信号をサンプリ
ングする方式のものがあった。これでは、サンプリング
されたデータにドツト抜けやずれが生じてデータが不確
実なものとなり問題となっていた。非同期であってもサ
ンプリング周波数を十分高くとって上記の問題を回避す
る方式もあるが、ビデオ信号自体がかなり高速であるた
め、サンプリング周波数を更に高くすることはコストの
面から好ましくない。又サンプリングデータの確実性を
高めるためにビデオクロック信号の供給を受け、これに
より受信ビデオ信号をサンプリングする方式もある。
かつシリアルデータであるためビデオ信号を取込むため
には、所定のクロック信号でサンプリングしなげればな
らない。このため受信側のディスプレイ装置にほぼ同一
のサン矛リング周波数を発生する発振器をもうけ、該発
振器からの出力によって非同期にビデオ信号をサンプリ
ングする方式のものがあった。これでは、サンプリング
されたデータにドツト抜けやずれが生じてデータが不確
実なものとなり問題となっていた。非同期であってもサ
ンプリング周波数を十分高くとって上記の問題を回避す
る方式もあるが、ビデオ信号自体がかなり高速であるた
め、サンプリング周波数を更に高くすることはコストの
面から好ましくない。又サンプリングデータの確実性を
高めるためにビデオクロック信号の供給を受け、これに
より受信ビデオ信号をサンプリングする方式もある。
この方式では専用クロック信号を伝送しなげればならな
いこと、および数十ＭＦ（Ｚと高周波であるため送受回
路や伝送路が複雑かつ高価になるため問題となっていた
。また既存の専用クロック信号のないディスプレイ装置
には使えない問題点もあっブこ。
いこと、および数十ＭＦ（Ｚと高周波であるため送受回
路や伝送路が複雑かつ高価になるため問題となっていた
。また既存の専用クロック信号のないディスプレイ装置
には使えない問題点もあっブこ。
（Ｑ 発明の目的と構成
本発明は、ディスプレイ装置においてビデオ信号取込み
に際し、ビデオクロック信号の供給を受けないで、水平
同期信号によりビデオクロック信号と実質上同一の周波
数で同一の位相のクロック信号を選択し、これによって
ビデオ（Ｍ号をサンプリングすることにより、簡便かつ
確実にビデオ信号を取込むことを目的としている。その
ため本発明のビデオ信号取込方式は、水平同期信号、垂
直同期信号およびビデオ信号の供給を少なくとも受けて
ビデオ信号を取込んで表示を行なうディスプレイ装置の
ビデオ信号取込方式において、ビデオクロック信号とほ
ぼ同一の発振周波数を有する発振器と、該発振器からの
周波数の位相をシフトさせて複数のクロック信号を作成
する位相シフト回路と、該位相シフト回路により作成さ
れた複数のクロック信号から前記水平同期信号により１
つを選択する選択回路と、該選択されたクロック信号に
よりビデオ信号をサンプリングするサンプリング回路と
からなることを特徴としている。
に際し、ビデオクロック信号の供給を受けないで、水平
同期信号によりビデオクロック信号と実質上同一の周波
数で同一の位相のクロック信号を選択し、これによって
ビデオ（Ｍ号をサンプリングすることにより、簡便かつ
確実にビデオ信号を取込むことを目的としている。その
ため本発明のビデオ信号取込方式は、水平同期信号、垂
直同期信号およびビデオ信号の供給を少なくとも受けて
ビデオ信号を取込んで表示を行なうディスプレイ装置の
ビデオ信号取込方式において、ビデオクロック信号とほ
ぼ同一の発振周波数を有する発振器と、該発振器からの
周波数の位相をシフトさせて複数のクロック信号を作成
する位相シフト回路と、該位相シフト回路により作成さ
れた複数のクロック信号から前記水平同期信号により１
つを選択する選択回路と、該選択されたクロック信号に
よりビデオ信号をサンプリングするサンプリング回路と
からなることを特徴としている。
前記構成によれば、受信ディスプレイ装置４内で、水平
同期信号が到来するごとに、ビデオクロック信号と実質
上同一周波数で同一位相のクロック信号が選択されるこ
とによって安価な形でクロック信号が得られ、これによ
ってビデオ信号をサンプリングするため、本発明の目的
とする簡便かつ確実にビデオ信号を取込むことができる
。
同期信号が到来するごとに、ビデオクロック信号と実質
上同一周波数で同一位相のクロック信号が選択されるこ
とによって安価な形でクロック信号が得られ、これによ
ってビデオ信号をサンプリングするため、本発明の目的
とする簡便かつ確実にビデオ信号を取込むことができる
。
（Ｄ）発明の実施例
以下図面を参照して本発明を説明する。
第１図は従来のビデオ信号取込方式の概念図を示し、第
２メ１は本発明に係るものを示し、第３図は本発明に係
るビデオ信号取込方式を説明する図を示す。
２メ１は本発明に係るものを示し、第３図は本発明に係
るビデオ信号取込方式を説明する図を示す。
従来は第１図ｆＡ）に示す如く、ビデオフ１０／ツク信
号とほぼ同一周波数の非同期発振器１からのクロ・ツク
信号がシフトレジスタ２に供給され、ビデオ信号をサン
プリングする。水平同期信号および垂直同期信号をラス
タカウ、ンタ４に入力し、その出力をアドレスとしてサ
ンプリングされたビデオ信号がメモリ３に記憶されてい
た。又第１図（Ｂ）の場合においては、専用のビデオク
ロック信号の供給を受け、このビデオクロック信号をシ
フトレジスタ２に供給してビデオ信号をサンプリングし
、ラスクカウンタ４の出力をアドレスとしてメモリ３に
記憶していた。このため、前者の非同期方式−（′はサ
ンプリング信号の不確実性があり、後者の専用のビデオ
クロック信号を用いる方式では高周波の伝送線を必要と
する問題点があった。
号とほぼ同一周波数の非同期発振器１からのクロ・ツク
信号がシフトレジスタ２に供給され、ビデオ信号をサン
プリングする。水平同期信号および垂直同期信号をラス
タカウ、ンタ４に入力し、その出力をアドレスとしてサ
ンプリングされたビデオ信号がメモリ３に記憶されてい
た。又第１図（Ｂ）の場合においては、専用のビデオク
ロック信号の供給を受け、このビデオクロック信号をシ
フトレジスタ２に供給してビデオ信号をサンプリングし
、ラスクカウンタ４の出力をアドレスとしてメモリ３に
記憶していた。このため、前者の非同期方式−（′はサ
ンプリング信号の不確実性があり、後者の専用のビデオ
クロック信号を用いる方式では高周波の伝送線を必要と
する問題点があった。
しかるに本発明に係るビデオ信号取込方式では、専用の
ビデオクロック信号伝送のための伝送線を必要とぜず、
受信ディスプレイ装置内で水平同期信号が到来するごと
に位相の一致したクロック信号を選択することにより簡
学、かつ確実にビデオ信号をサンプリングしている。以
下詳細に説明する。
ビデオクロック信号伝送のための伝送線を必要とぜず、
受信ディスプレイ装置内で水平同期信号が到来するごと
に位相の一致したクロック信号を選択することにより簡
学、かつ確実にビデオ信号をサンプリングしている。以
下詳細に説明する。
第２図は本発明の概念図を示す。ビデオクロ・ツク信号
とほぼ同一周波数のクロック信号を発生する発振器１か
らのクロック信号は位相シフト・回路５に供給される。
とほぼ同一周波数のクロック信号を発生する発振器１か
らのクロック信号は位相シフト・回路５に供給される。
位相シフト回路５は前記クロック信号と同一周波数で位
相のみ異なった複数のクロック信号をレジスタ６と選択
回路７に供給する。
相のみ異なった複数のクロック信号をレジスタ６と選択
回路７に供給する。
レジスタ６には、水平同期信号が供給され、水平同期信
号の立下がり時において前記複数の各クロック信号がラ
ッチされ保持される。この保持された複数の信号をＭ読
する形でいずれのクロック信号を選択すべきかが決定さ
れて選択回路７に供給され、前記位相の異なった複数の
クロック信号から位相の一致した１つのクロック信号を
選択１２、シフトレジスタ２に供給する。シフトレジス
タ２は、前記クロック信号により次の水平同期信号が到
来するまで連続してビデオ信号をサンプリングし、メモ
リ３に供給する。メモリ３は水平同期信号および垂直同
期信号の入力されたラスタカウンタ４の出力によりアド
レス制御され、前記サンプリングされたビデオ信号を記
憶する。
号の立下がり時において前記複数の各クロック信号がラ
ッチされ保持される。この保持された複数の信号をＭ読
する形でいずれのクロック信号を選択すべきかが決定さ
れて選択回路７に供給され、前記位相の異なった複数の
クロック信号から位相の一致した１つのクロック信号を
選択１２、シフトレジスタ２に供給する。シフトレジス
タ２は、前記クロック信号により次の水平同期信号が到
来するまで連続してビデオ信号をサンプリングし、メモ
リ３に供給する。メモリ３は水平同期信号および垂直同
期信号の入力されたラスタカウンタ４の出力によりアド
レス制御され、前記サンプリングされたビデオ信号を記
憶する。
以上説明した如く、水平同期信号の到来ごとに位相の一
致したクロック信号が選択され、常に送信側のビデオク
ロック信号と実質上同一周波数かつ同一位相のクロック
信号を再現できるため、ビデオ信号の取込みが簡単、か
つ確実に行なわれる。
致したクロック信号が選択され、常に送信側のビデオク
ロック信号と実質上同一周波数かつ同一位相のクロック
信号を再現できるため、ビデオ信号の取込みが簡単、か
つ確実に行なわれる。
第３図は、本発明に係るビデオ信号取込方式の原理説明
図を示す。ＣＫ１からＣＫ６は位相シフト回路５かもの
クロック信号であり、各クロック信号は６０°の位相差
を有している。今、水平同期信号■の立下がりが第３図
に示すａの時間内に生じた場合、レジスタ６は（Ｘｉ
、α（５およびＣＫ６がＨレヘ／ｌｚ、他はＬレベルの
値を保持し、この値を選択回路７に供給する。選択回路
７は当該供給された値にもとづいて位相の一致したクロ
ック信号としてＣ′に１を選択し、シフトレジスタ２に
供給する。
図を示す。ＣＫ１からＣＫ６は位相シフト回路５かもの
クロック信号であり、各クロック信号は６０°の位相差
を有している。今、水平同期信号■の立下がりが第３図
に示すａの時間内に生じた場合、レジスタ６は（Ｘｉ
、α（５およびＣＫ６がＨレヘ／ｌｚ、他はＬレベルの
値を保持し、この値を選択回路７に供給する。選択回路
７は当該供給された値にもとづいて位相の一致したクロ
ック信号としてＣ′に１を選択し、シフトレジスタ２に
供給する。
シフトレジスタ２は第３図に示すように、クロック信号
ＣＫＩの立下がりおよび立上がりの際にビデオ信号を順
次サンプリングする。ビデオ信号は１ビツトのシリアル
信号である。同様にして水平同期信号■、■、■、■、
■の如く水平同期信号の立下がりが第３図に示すｂｊｃ
９ｄＴ’ＴＩの各時間内に夫々生じた場合には、選択回
路７は、夫ｋ 対応Ｌｆ形テｃＫ２． ＣＫ３． ＣＩ
（４，ＣＩ（５，ＣＫ６ ノ１ ツを選択し、シフトレ
ジスタ２に供給する。シフトレジスタ２はクロック信号
の立下がりおよび立上がりの際にビデオ信号を順次サン
プリングする。
ＣＫＩの立下がりおよび立上がりの際にビデオ信号を順
次サンプリングする。ビデオ信号は１ビツトのシリアル
信号である。同様にして水平同期信号■、■、■、■、
■の如く水平同期信号の立下がりが第３図に示すｂｊｃ
９ｄＴ’ＴＩの各時間内に夫々生じた場合には、選択回
路７は、夫ｋ 対応Ｌｆ形テｃＫ２． ＣＫ３． ＣＩ
（４，ＣＩ（５，ＣＫ６ ノ１ ツを選択し、シフトレ
ジスタ２に供給する。シフトレジスタ２はクロック信号
の立下がりおよび立上がりの際にビデオ信号を順次サン
プリングする。
尚、本実施例では、クロック信号間の位相差を６０°と
したけれども、これに限られることなく、更に位相差を
小さくすることもできる。
したけれども、これに限られることなく、更に位相差を
小さくすることもできる。
心）発明の詳細
な説明１〜だ如く本発明によれば、水平向１すＪ信号の
到来ごとに、ビデオクロック信号とほぼ同一の周波数、
同一位相を有するクロック信号を選択し、このクロック
信号によりビデオ信号をサンプリングするため簡便、か
つ確実にビデオ信号を取り込める効果がある。特に、専
用のビデオクロック信号伝送線を必要としないため、送
信側のビデオクロック信号伝送のためインターフェイス
が不要であり、かつ発振周波数と位相シフト定数を変え
れば他のものに対しても使用し得る大なる効果がある。
到来ごとに、ビデオクロック信号とほぼ同一の周波数、
同一位相を有するクロック信号を選択し、このクロック
信号によりビデオ信号をサンプリングするため簡便、か
つ確実にビデオ信号を取り込める効果がある。特に、専
用のビデオクロック信号伝送線を必要としないため、送
信側のビデオクロック信号伝送のためインターフェイス
が不要であり、かつ発振周波数と位相シフト定数を変え
れば他のものに対しても使用し得る大なる効果がある。
また従来からいわゆるＰＬＬ回路に代わる簡便なものと
して本発明の場合のように複数の位相の信号を生成せし
めて１つを抽出する構成が知られているが、本発明の如
くディスプレイ装置に適用することによって個々の装置
を比較的安価に提供できて経済的効果がきわめて太きい
。
して本発明の場合のように複数の位相の信号を生成せし
めて１つを抽出する構成が知られているが、本発明の如
くディスプレイ装置に適用することによって個々の装置
を比較的安価に提供できて経済的効果がきわめて太きい
。
第１図は従来のビデオ信号取込方式の概念図を示し、第
２図は本発明に係るビデオ信号取込方式の概念図を示し
、第３図は本発明に係るビデオ信号取込方式を説明する
図を示す。 図中、２はビデオ信号をサンプリングするシフトレジス
タ、６はクロック信号選択・保持用のレジスタ、７はク
ロック信号選択回路である。 特許出願人 ユーザツク電子Ｔ業株式会社代罪人弁理士
森 １） 寛 （外２名）才 １ 目 ＜Ａ） 才２図
２図は本発明に係るビデオ信号取込方式の概念図を示し
、第３図は本発明に係るビデオ信号取込方式を説明する
図を示す。 図中、２はビデオ信号をサンプリングするシフトレジス
タ、６はクロック信号選択・保持用のレジスタ、７はク
ロック信号選択回路である。 特許出願人 ユーザツク電子Ｔ業株式会社代罪人弁理士
森 １） 寛 （外２名）才 １ 目 ＜Ａ） 才２図
Claims (1)
- 水平同期信号、垂直同期信号およびビデオ信号の供給を
少なくとも受Ｕてビデオ信号を取り込んで表示を行なう
ディスプレイ装置のビデオ信号取込方式において、ビデ
オクロック信号とほぼ同一の発振周波数を有する発振器
と、該発振器からの周波数の位相をシフトさせて複数の
クロック信号を作成する位相シフト回路と、該位相シフ
ト回路により作成された複数のクロック信号から前記水
平同期信号により１つを選択する選択回路と、該選択さ
れたクロック信号によりビデオ信号をサンプリングする
サンプリング回路とからなることを特徴とするビデオ信
号取込方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113948A JPS606985A (ja) | 1983-06-24 | 1983-06-24 | ビデオ信号取込方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113948A JPS606985A (ja) | 1983-06-24 | 1983-06-24 | ビデオ信号取込方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS606985A true JPS606985A (ja) | 1985-01-14 |
Family
ID=14625216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113948A Pending JPS606985A (ja) | 1983-06-24 | 1983-06-24 | ビデオ信号取込方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606985A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993015498A1 (en) * | 1992-01-23 | 1993-08-05 | Fanuc Ltd | Circuit for controlling phase of video signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816288A (ja) * | 1981-07-22 | 1983-01-29 | 神鋼電機株式会社 | ビデオ信号とサンプリングパルス信号との同期方法 |
-
1983
- 1983-06-24 JP JP58113948A patent/JPS606985A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816288A (ja) * | 1981-07-22 | 1983-01-29 | 神鋼電機株式会社 | ビデオ信号とサンプリングパルス信号との同期方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993015498A1 (en) * | 1992-01-23 | 1993-08-05 | Fanuc Ltd | Circuit for controlling phase of video signal |
| US5396295A (en) * | 1992-01-23 | 1995-03-07 | Fanuc Ltd. | Phase control circuit for controlling phase of video signal and sampling clock signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103493424B (zh) | 对从数据流中重新产生的时钟信号的调整 | |
| GB2181325A (en) | Synchronising audio and video signals of a television transmission | |
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| US6097754A (en) | Method of automatically detecting the baud rate of an input signal and an apparatus using the method | |
| US4905085A (en) | Synchronous sampling system | |
| CN101729237A (zh) | 串行信号接收装置、串行发送系统、和串行发送方法 | |
| CN1238879A (zh) | 借助于反向回放的载波相位同步 | |
| JPS606985A (ja) | ビデオ信号取込方式 | |
| US7522223B2 (en) | Audio signal delay apparatus and method | |
| US5646700A (en) | Simultaneous write/read control apparatus for first-in-first-out memory | |
| US7203557B1 (en) | Audio signal delay apparatus and method | |
| JP2526502B2 (ja) | 遠隔計測デ―タ処理装置 | |
| JPH0546134A (ja) | 映像表示装置 | |
| US5151786A (en) | Field decision correction apparatus | |
| JPS6051833B2 (ja) | デ−タ抜取方法 | |
| JPS6013634B2 (ja) | 多重化情報信号受信装置 | |
| US5422727A (en) | Facsimile apparatus having magnetic tape recording apparatus for data storage | |
| US5235620A (en) | Information signal demodulating apparatus | |
| KR900009356Y1 (ko) | 테이프 레코오더의 재생시 지터 흡수회로 | |
| JPH05183543A (ja) | データ送受信装置 | |
| JPS5830789B2 (ja) | 情報信号受信装置 | |
| JPH0315394B2 (ja) | ||
| JPS58197962A (ja) | 同期装置 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JP2001352317A (ja) | 位相同期回路 |