JPS6065360A - メモリ自已診断方式 - Google Patents
メモリ自已診断方式Info
- Publication number
- JPS6065360A JPS6065360A JP58173602A JP17360283A JPS6065360A JP S6065360 A JPS6065360 A JP S6065360A JP 58173602 A JP58173602 A JP 58173602A JP 17360283 A JP17360283 A JP 17360283A JP S6065360 A JPS6065360 A JP S6065360A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- diagnosis
- processing unit
- central processing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、中央処理装置に接続されたメモリブロックの
自己診断方式に関する。
自己診断方式に関する。
従来から、メモリブロックの診断は中央処理装置からメ
モリへのり−ド／ライト命令によって実行されていた。
モリへのり−ド／ライト命令によって実行されていた。
そのため、中央処理装置は当該メモリブロックの診断に
時間音とられすぎるという欠点があった。
時間音とられすぎるという欠点があった。
本発明の目的は、メモリブロックに入１」−カホートト
メモリ診１０７１１ｉｉｊ ｆｉｆｉｌ 回ＷＳ ト’
ｆｆ： Ｕ８ ；、、中火処ｆｊｊ！ ’；ｊ、、 ；
！’ｊからの入出力命令によって当該メモ’） ｇ ｕ
ｆ７ ｉ！ｉｉｌ ａｌ ｌａｌ路を動作させることり
こよっｃ」二に欠点を除ツ、し、中央処理装置を・わず
ら′わぜることなくメモリブロックの正′夢性を確認で
きるメモリ自己詳１υＩカ式を提供することにある。
メモリ診１０７１１ｉｉｊ ｆｉｆｉｌ 回ＷＳ ト’
ｆｆ： Ｕ８ ；、、中火処ｆｊｊ！ ’；ｊ、、 ；
！’ｊからの入出力命令によって当該メモ’） ｇ ｕ
ｆ７ ｉ！ｉｉｌ ａｌ ｌａｌ路を動作させることり
こよっｃ」二に欠点を除ツ、し、中央処理装置を・わず
ら′わぜることなくメモリブロックの正′夢性を確認で
きるメモリ自己詳１υＩカ式を提供することにある。
本ヅし明によるメモり自己診断方式は、中火処理装置と
、メモリブロックと全具備してイ・′す成し、たもので
ある。メモリブロックＵ、アドレスバスとｙ ７’−ノ
バスと、複θθ制向線とにより中央処理装置べに接続さ
ノシたものであシ、メモリブロックは人出力ボートと、
メモリと、メモリ診の１制御回；、１″ｉとをＩｔ＋ｉ
えたもので必る。メそす診障「１ｆｆｆｌ ｆｉ１回路
は入出力ボートとメモリとの同に接続恥ｉしていで、中
央処理装置からの入出力命令によシメモリブロック自身
の正常性を確認することができるものでおる。
、メモリブロックと全具備してイ・′す成し、たもので
ある。メモリブロックＵ、アドレスバスとｙ ７’−ノ
バスと、複θθ制向線とにより中央処理装置べに接続さ
ノシたものであシ、メモリブロックは人出力ボートと、
メモリと、メモリ診の１制御回；、１″ｉとをＩｔ＋ｉ
えたもので必る。メそす診障「１ｆｆｆｌ ｆｉ１回路
は入出力ボートとメモリとの同に接続恥ｉしていで、中
央処理装置からの入出力命令によシメモリブロック自身
の正常性を確認することができるものでおる。
次に、図面を参照しで本発明の実施例について詳細に説
明する。
明する。
第１図は本発明の一実施例？示すブロック図である。第
１図において、１は中火処理袋Ｕ、〒、２はアドレスバ
ス、６はデータバス、４けメモ’） １ｉｆｌｌ ｍｌ
ｌ線、５は入出力制御線、６けメモリ診断制御回路、７
のメモリである。１１ｕ常、中央処理装置１はメモリ診
断制御回路６を経由してアドレスバス２と。
１図において、１は中火処理袋Ｕ、〒、２はアドレスバ
ス、６はデータバス、４けメモ’） １ｉｆｌｌ ｍｌ
ｌ線、５は入出力制御線、６けメモリ診断制御回路、７
のメモリである。１１ｕ常、中央処理装置１はメモリ診
断制御回路６を経由してアドレスバス２と。
データバス６と、メモリ制御線４とを介し、メモリ７を
制御し、ている。中央処理装置ｉ￥１より入出力制御線
５と、アドレスバス２と、データバス３とを介して入出
力命令を送出し、メモリ診断ｆｌ？ｌＪ Ｎ１回路６金
入出力命令により起動する。これによって、メモリ診断
制御回路６が自動的にメモリ７の、診断を開始する。診
：すｒ ｋ終了した後、メモリ診断制町回路６１″ｉ人
出力ｆＢ’Ｊ餡１ 線５と、アドレスバス２と。
制御し、ている。中央処理装置ｉ￥１より入出力制御線
５と、アドレスバス２と、データバス３とを介して入出
力命令を送出し、メモリ診断ｆｌ？ｌＪ Ｎ１回路６金
入出力命令により起動する。これによって、メモリ診断
制御回路６が自動的にメモリ７の、診断を開始する。診
：すｒ ｋ終了した後、メモリ診断制町回路６１″ｉ人
出力ｆＢ’Ｊ餡１ 線５と、アドレスバス２と。
データバス６とを介して中央処理装置１に診１１）〒結
果全報告する。以上により、メモリの自己診断が可能と
なるわけである。
果全報告する。以上により、メモリの自己診断が可能と
なるわけである。
本発明は以上説明したように、メモリブロックの内部に
メモリ診ｌｉｄ制御卸回路と、メモリ診μコ↑制御回［
洛と中央処理装置とを接η弄するための入出力ボート金
有することによシ、中央処理装置をわずられせることな
くメモリの正常性全確認することができるため、簡易な
（ｊＱ Ｉ或でシステムの信頼性を向上できるという効
果がある。
メモリ診ｌｉｄ制御卸回路と、メモリ診μコ↑制御回［
洛と中央処理装置とを接η弄するための入出力ボート金
有することによシ、中央処理装置をわずられせることな
くメモリの正常性全確認することができるため、簡易な
（ｊＱ Ｉ或でシステムの信頼性を向上できるという効
果がある。
第１図は、本発明によるメモリ自己診断方式を実現する
一実施例を示すブロック図である。 １・・嗜中央処理装置 ２・・・アドレスバス ３・・・データバス ４・・ ・メモリｆｌ＋：Ｉ ｔ！ｌ線５・・・入出力
制御制御 ６−・φメモリ診断料６叩回路 ７・・・メモリ ｆｌ：ｉ許出願人 日本電気株式会社
一実施例を示すブロック図である。 １・・嗜中央処理装置 ２・・・アドレスバス ３・・・データバス ４・・ ・メモリｆｌ＋：Ｉ ｔ！ｌ線５・・・入出力
制御制御 ６−・φメモリ診断料６叩回路 ７・・・メモリ ｆｌ：ｉ許出願人 日本電気株式会社
Claims (1)
- 中央処理装置と、アドレスバスとデータバスと複数のｉ
Ｉｉ！Ｉ ｆｉ叩Ｉｆ壷とによりＡｊＩ記中央処理装置
に接続てれたメモリブロックとを具１’ｊｌｌ シ、且
つ、前記メモリブロックが入出力ボートと、メモリと、
前記入出力ボートと前を尼メモリとの間に接続されたメ
モＬ珍断ｉｆｉ’Ｊ Ｊ１回路と全備え、前記中央処理
装置からの入出力命令により前記メモリ診断制御回路に
おいて前記メモリブロック自身の正常性が確認できるよ
う（て（’Ｍ ５ｊしたことを特徴とするメモリ自己診
断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173602A JPS6065360A (ja) | 1983-09-20 | 1983-09-20 | メモリ自已診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173602A JPS6065360A (ja) | 1983-09-20 | 1983-09-20 | メモリ自已診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6065360A true JPS6065360A (ja) | 1985-04-15 |
Family
ID=15963642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173602A Pending JPS6065360A (ja) | 1983-09-20 | 1983-09-20 | メモリ自已診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6065360A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5195478A (en) * | 1990-09-27 | 1993-03-23 | Aisin Seiki Kabushiki Kaisha | Piston for an internal combustion engine |
| US6782498B2 (en) | 2000-01-13 | 2004-08-24 | Renesas Technology Corp. | Semiconductor memory device allowing mounting of built-in self test circuit without addition of interface specification |
-
1983
- 1983-09-20 JP JP58173602A patent/JPS6065360A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5195478A (en) * | 1990-09-27 | 1993-03-23 | Aisin Seiki Kabushiki Kaisha | Piston for an internal combustion engine |
| US6782498B2 (en) | 2000-01-13 | 2004-08-24 | Renesas Technology Corp. | Semiconductor memory device allowing mounting of built-in self test circuit without addition of interface specification |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58501294A (ja) | 記憶装置直接アクセス装置のための拡張アドレシング装置及び方法 | |
| JPH04302334A (ja) | バス・システム | |
| JPS6065360A (ja) | メモリ自已診断方式 | |
| JPS58211232A (ja) | マイクロコンピユ−タ出力回路 | |
| JPS60144857A (ja) | Ｃｐｕ周辺回路 | |
| JP2614866B2 (ja) | 自己診断方式 | |
| JPH03245219A (ja) | 電子ディスクサブシステム | |
| JPS62295112A (ja) | 複合制御装置 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPS6042505B2 (ja) | 出力メモリ装置 | |
| JPS5920144B2 (ja) | 診断制御方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH05120060A (ja) | 障害データ採取方式 | |
| JPH03161845A (ja) | 情報処理装置 | |
| KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPH02161536A (ja) | バスインタフェース装置 | |
| JPS62143151A (ja) | 共有メモリの診断方式 | |
| JPH06259369A (ja) | 情報処理装置 | |
| JPH04275654A (ja) | 情報処理装置の記憶部診断方式 | |
| JPH02211551A (ja) | 情報処理装置 | |
| JPS62229338A (ja) | 情報処理装置の診断制御方式 | |
| JPS6336457A (ja) | デ−タ折返し方式 | |
| JPS58114384A (ja) | 記憶装置制御方式 |