JPS6062223A - マルチ・バイブレ−タ - Google Patents
マルチ・バイブレ−タInfo
- Publication number
- JPS6062223A JPS6062223A JP16922583A JP16922583A JPS6062223A JP S6062223 A JPS6062223 A JP S6062223A JP 16922583 A JP16922583 A JP 16922583A JP 16922583 A JP16922583 A JP 16922583A JP S6062223 A JPS6062223 A JP S6062223A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2823—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable using two active transistor of the same conductivity type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、容量性負荷をもつマルチ・パイブレークに
関する。
関する。
２個のトランジスタを使用したマルチ・バイブレータは
矩形波出力が得られる発振器として、従来から種々の目
的に利用されている。
矩形波出力が得られる発振器として、従来から種々の目
的に利用されている。
その基本的な構成は第１図に示すように２個のトランジ
スタ１，２のベースとコレクタとをそれぞれベース抵抗
４，５とコレクタ抵抗７，８を介して直流電源１２の一
端に接続し、エミッタを直流電源の逆端に接続し、かつ
それぞれのコレクタをコンデンサ１０．１１を介して他
方のトランジスタのベースに接続したものである。
スタ１，２のベースとコレクタとをそれぞれベース抵抗
４，５とコレクタ抵抗７，８を介して直流電源１２の一
端に接続し、エミッタを直流電源の逆端に接続し、かつ
それぞれのコレクタをコンデンサ１０．１１を介して他
方のトランジスタのベースに接続したものである。
上記の構成のマルチ・パイブレークは、共立出版■発行
［電子回路ＶＪ１９０ページから１９２ページに説明さ
れている通り、２個のトランジスタが交互に゛オン”、
°°オフ″することにより、そのコレクタから矩形波出
力が得られる。
［電子回路ＶＪ１９０ページから１９２ページに説明さ
れている通り、２個のトランジスタが交互に゛オン”、
°°オフ″することにより、そのコレクタから矩形波出
力が得られる。
しかしながら上記の構成の従来のマルチ・パイブレーク
は、それぞれのトランジスタがターン・メンする時には
瞬時にパオン″するため出力電圧も瞬時に変化するが、
ターン・オフする時の出力電圧の変化時間は上記コレク
タ抵抗の抵抗値とコンデンサの８ ｉｔ値を乗じた値に
比例し、ターン・オンの時に較べて遅くなる。くわえて
、負荷が容量性負性の場合には以下の理由によりきわめ
て遅くなる。
は、それぞれのトランジスタがターン・メンする時には
瞬時にパオン″するため出力電圧も瞬時に変化するが、
ターン・オフする時の出力電圧の変化時間は上記コレク
タ抵抗の抵抗値とコンデンサの８ ｉｔ値を乗じた値に
比例し、ターン・オンの時に較べて遅くなる。くわえて
、負荷が容量性負性の場合には以下の理由によりきわめ
て遅くなる。
つプリ、出力側のトランジスタが゛°オン″シている時
には、出力インピーダンスはほぼトランジスタの内部抵
抗になるため十分低く々るが、″オフ″している時には
直流電源と出力がコレクタ抵抗を介して接続されるため
、出力インピーダンスは無視できない程大きくなる。％
に容量性負荷の場合出力迎１のトランジスタがターン・
オフしたあと出力′電圧はほぼ上記コレクタ抵抗と負荷
の容量値との時定数で変化することになり、負荷の容量
値が太きければ大きい程、出力電圧の変化時間が遅くな
る。
には、出力インピーダンスはほぼトランジスタの内部抵
抗になるため十分低く々るが、″オフ″している時には
直流電源と出力がコレクタ抵抗を介して接続されるため
、出力インピーダンスは無視できない程大きくなる。％
に容量性負荷の場合出力迎１のトランジスタがターン・
オフしたあと出力′電圧はほぼ上記コレクタ抵抗と負荷
の容量値との時定数で変化することになり、負荷の容量
値が太きければ大きい程、出力電圧の変化時間が遅くな
る。
第２図は第１図の回路のトランジスタ１，２に２８Ｃ７
５２０ＴＭを使用し、抵抗４，５の抵抗値を２２にΩ、
抵抗７．８の抵抗値を１にΩ、コンデンサ１０．１１の
容量値を１００ｐＦ、直流電源の電圧値をＩＯＶとした
場合の出力電圧波形図であり、図において（ａ）は無負
荷状態、（ｂ）は負荷として３００ｐＦのコンデンサを
接続した場合の出力電圧波形図である。（ａｌに較べて
（ｂ）の方が出力電圧の立上りがきわめて遅くなる。発
振周波数は約３８０ｋＨｚであるが（ａ）より （ｂ）
の方がやや高くなる。
５２０ＴＭを使用し、抵抗４，５の抵抗値を２２にΩ、
抵抗７．８の抵抗値を１にΩ、コンデンサ１０．１１の
容量値を１００ｐＦ、直流電源の電圧値をＩＯＶとした
場合の出力電圧波形図であり、図において（ａ）は無負
荷状態、（ｂ）は負荷として３００ｐＦのコンデンサを
接続した場合の出力電圧波形図である。（ａｌに較べて
（ｂ）の方が出力電圧の立上りがきわめて遅くなる。発
振周波数は約３８０ｋＨｚであるが（ａ）より （ｂ）
の方がやや高くなる。
以上のように上記の構成の従来のマルチ・パイプレーク
は容量性負荷の場合理想に近い矩形波出力を得ることが
困難であった。
は容量性負荷の場合理想に近い矩形波出力を得ることが
困難であった。
この欠点により、たとえば一般に数”６ｐＦから数千ｐ
Ｆの入力容量をもつパワーＭＯ８−ＦＥＴ を直接ドラ
イブして大電流をスイッチングする場合などは、パワー
ＭＯ８，ＦＥＴ の入力電圧つまりゲート〜ノース間電
圧の立上り時間が遅くなりパワーＭＯ８−Ｉｉ’ＥＴ
のスイッチング損失の増大や発熱を１ねき、最悪の場合
破壊してしまうことになる。
Ｆの入力容量をもつパワーＭＯ８−ＦＥＴ を直接ドラ
イブして大電流をスイッチングする場合などは、パワー
ＭＯ８，ＦＥＴ の入力電圧つまりゲート〜ノース間電
圧の立上り時間が遅くなりパワーＭＯ８−Ｉｉ’ＥＴ
のスイッチング損失の増大や発熱を１ねき、最悪の場合
破壊してしまうことになる。
この発明の目的は、容量性負荷を接続した場合でも理想
的な矩形波に近い電圧を出力できるよう改善されたマル
チ・バイブレータを提供することである。
的な矩形波に近い電圧を出力できるよう改善されたマル
チ・バイブレータを提供することである。
この発明は第１．第２のＮＰＮ ）ランジスタのベース
とコレクタとをそれぞれベース抵抗とコレクタ抵抗を介
して直Ｍ（電源の正極端に接続し、エミッタを直流電源
の負極端に接続し、かつそれぞれのコレクタをコンデン
サを介して他方のトランジスタのベースに接続した構成
のマルチ・バイブレータにおいて、第１のトランジスタ
を出力側のトランジスタとした場合、新たに第３のＰＮ
Ｐ ）ランジスタを設け、そのエミッタを直流電源の正
極端に、ベースをベース抵抗を介して第２のトランジス
タのコレクタに、コレクタを第１のトランジスタのコレ
クタに接続したことを特徴としている。
とコレクタとをそれぞれベース抵抗とコレクタ抵抗を介
して直Ｍ（電源の正極端に接続し、エミッタを直流電源
の負極端に接続し、かつそれぞれのコレクタをコンデン
サを介して他方のトランジスタのベースに接続した構成
のマルチ・バイブレータにおいて、第１のトランジスタ
を出力側のトランジスタとした場合、新たに第３のＰＮ
Ｐ ）ランジスタを設け、そのエミッタを直流電源の正
極端に、ベースをベース抵抗を介して第２のトランジス
タのコレクタに、コレクタを第１のトランジスタのコレ
クタに接続したことを特徴としている。
この発明によれば第１．第２のトランジスタが交互に°
′オン″、”オフ″′して第１のトランジスタのコレク
タから矩形波出力が得られる。また、第２のトランジス
タがパオン”すれば第３のトランジスタも“オン″する
ので、出力インピーダンスは、第１のトランジスタが゛
オン″シている時にはほぼ第１のトランジスタの内部抵
抗になり、第１のトランジスタが゛オフ″シている時に
は、はぼ第３のトランジスタの内部抵抗になる。このこ
とにより容量性負荷を接続したとしても、従来のマルチ
ノ（イブレータに較べて理想に近い矩形波出力が得られ
る。また、第３のトランジスタは第２のトランジスタに
より瞬時に”オン″するので、容量性負荷でない場合で
も出力電圧の立上り時間が改善され、常に出力インピー
ダンスが低くできるため、負荷のインピーダンス値によ
る波高値等の変化も少なくすることができる。
′オン″、”オフ″′して第１のトランジスタのコレク
タから矩形波出力が得られる。また、第２のトランジス
タがパオン”すれば第３のトランジスタも“オン″する
ので、出力インピーダンスは、第１のトランジスタが゛
オン″シている時にはほぼ第１のトランジスタの内部抵
抗になり、第１のトランジスタが゛オフ″シている時に
は、はぼ第３のトランジスタの内部抵抗になる。このこ
とにより容量性負荷を接続したとしても、従来のマルチ
ノ（イブレータに較べて理想に近い矩形波出力が得られ
る。また、第３のトランジスタは第２のトランジスタに
より瞬時に”オン″するので、容量性負荷でない場合で
も出力電圧の立上り時間が改善され、常に出力インピー
ダンスが低くできるため、負荷のインピーダンス値によ
る波高値等の変化も少なくすることができる。
第３図はこの発明の一実施例を示す回路図である。第１
図の回路にくわえて新たにＰＮＰ ）ランジスク３を設
けそのエミッタは直流電源］２の正極ψ１１シに接続さ
れ、コレクタはトランジスタ１のコレクタに接続され、
ベースはベース抵抗６を介してトランジスタ２のコレク
タに接続される。ベース抵抗９と並列に接続されたコン
デンサ９はトランジスタ３のスイッチングスピードを速
くするだめのいわゆるスピード・アップ・コンデンサで
ある。
図の回路にくわえて新たにＰＮＰ ）ランジスク３を設
けそのエミッタは直流電源］２の正極ψ１１シに接続さ
れ、コレクタはトランジスタ１のコレクタに接続され、
ベースはベース抵抗６を介してトランジスタ２のコレク
タに接続される。ベース抵抗９と並列に接続されたコン
デンサ９はトランジスタ３のスイッチングスピードを速
くするだめのいわゆるスピード・アップ・コンデンサで
ある。
以下説明を簡羊にするためにトランジスタ１゜２．３は
理想スイッチング素子とし電圧は直流型Ｊｉｉｔ １２
の負極端を基準にする。
理想スイッチング素子とし電圧は直流型Ｊｉｉｔ １２
の負極端を基準にする。
第３図において、−まずトランジスタ１が′°オン″。
トランジスタ２，３が゛′オフ″とし、コンデンサ１０
には）・ランジスタ２のベースに負電圧を印加するよう
に充電されているとする。コンデンサ１０は除々に放電
するため、トランジスタ２０ベース電圧は負から零にむ
かう。この電圧が正になるとトランジスタ２が瞬時に゛
オン”し、コレクタ電圧が寛綜電圧から零になる。この
時コンデンサ１１は充電されており、その電圧がトラン
ジスタ１のベースに負電圧となって印加され、トランジ
スタＩはパオフ”する。また、トランジスタ２が゛オン
″′すると抵抗６とコンデンサ９を介してトランジスタ
３にベース電流が流れトランジスタ３もｉｌＫ゛°オン
″する。この時、出力はトランジスタ３を介１−て直流
電源１２に接続されるため、出方電圧は瞬時に零から電
源電圧に変化する。次に、コンデンサｌ］は除々に放電
するので、トランジスタ１のベース電圧は負から零に向
かう。この電圧が正になるとトランジスタ１が瞬時に“
オン″シ、出力電圧が瞬時に零になる。この時、コンデ
ンサ１゜は電源電圧に印加されているので、その電圧が
トランジスタ２のベースに負電圧となって印加されるの
でトランジスタ２力げオフ”し、トランジスタ３もベー
ス電流が流れなくなるので°′オフ″する。
には）・ランジスタ２のベースに負電圧を印加するよう
に充電されているとする。コンデンサ１０は除々に放電
するため、トランジスタ２０ベース電圧は負から零にむ
かう。この電圧が正になるとトランジスタ２が瞬時に゛
オン”し、コレクタ電圧が寛綜電圧から零になる。この
時コンデンサ１１は充電されており、その電圧がトラン
ジスタ１のベースに負電圧となって印加され、トランジ
スタＩはパオフ”する。また、トランジスタ２が゛オン
″′すると抵抗６とコンデンサ９を介してトランジスタ
３にベース電流が流れトランジスタ３もｉｌＫ゛°オン
″する。この時、出力はトランジスタ３を介１−て直流
電源１２に接続されるため、出方電圧は瞬時に零から電
源電圧に変化する。次に、コンデンサｌ］は除々に放電
するので、トランジスタ１のベース電圧は負から零に向
かう。この電圧が正になるとトランジスタ１が瞬時に“
オン″シ、出力電圧が瞬時に零になる。この時、コンデ
ンサ１゜は電源電圧に印加されているので、その電圧が
トランジスタ２のベースに負電圧となって印加されるの
でトランジスタ２力げオフ”し、トランジスタ３もベー
ス電流が流れなくなるので°′オフ″する。
このようにして最初の状態にもどるわけである。
第４図は第３図のトランジスタ３に２８Ａ１０９０を使
用し、抵抗６の抵抗値を１０にΩ、コンデンサ９の容量
値を１０００ｐＦとし、その他の素子値を第２図の場合
と同じにした時の第３図の回路の出力波形図である。（
ａ）は無負荷状態、ｆｂ）は負荷として３００ｐＦのコ
ンデンサを接続した場合の出力電圧波形図である。（ａ
）と（ｂ）ではやや発振周波数の変化はあるものの波形
の変化はほとんど見られない。
用し、抵抗６の抵抗値を１０にΩ、コンデンサ９の容量
値を１０００ｐＦとし、その他の素子値を第２図の場合
と同じにした時の第３図の回路の出力波形図である。（
ａ）は無負荷状態、ｆｂ）は負荷として３００ｐＦのコ
ンデンサを接続した場合の出力電圧波形図である。（ａ
）と（ｂ）ではやや発振周波数の変化はあるものの波形
の変化はほとんど見られない。
土た、トランジスタ３が“オン″シ、直流電源１２のイ
ンピーダンスが低いので、出力電圧をきわめて速く立」
二げることができる。第２図（ｂＪと第４図（ｂ）を比
較すると約４０倍速くなっている。
ンピーダンスが低いので、出力電圧をきわめて速く立」
二げることができる。第２図（ｂＪと第４図（ｂ）を比
較すると約４０倍速くなっている。
以上の説明からあきらかなように、この発明によればト
ランジスタ１が゛オン”している時はもちろん、“′オ
フ″シている時でも、トランジスタ３が゛オン゛′して
いるので常に出力インピーダンスを低くすることができ
、たとえ容量性負荷を接続したとし７ても、理想的な矩
形波に近い電圧を出力することができる。１だ、容量性
負荷でない場合においても出力電圧の立上シ時間を早く
することができ、負荷のインピーダンス値による波高値
等の変化も少なくすることができる。
ランジスタ１が゛オン”している時はもちろん、“′オ
フ″シている時でも、トランジスタ３が゛オン゛′して
いるので常に出力インピーダンスを低くすることができ
、たとえ容量性負荷を接続したとし７ても、理想的な矩
形波に近い電圧を出力することができる。１だ、容量性
負荷でない場合においても出力電圧の立上シ時間を早く
することができ、負荷のインピーダンス値による波高値
等の変化も少なくすることができる。
この発明は上記の実施例に限定されるものではなく種々
に変形して実施できる。
に変形して実施できる。
第５図及び第６図に、この発明の他の実施例を示す。第
５図はトランジスタ３のコレクタと直列に抵抗１３を接
続したものであり、トランジスタ１．３のスイッチング
速度が遅く、両方のトランジスタが同時に“オン”する
期間が生じてしまった場合、この抵抗１３が過電流の保
獲になる。
５図はトランジスタ３のコレクタと直列に抵抗１３を接
続したものであり、トランジスタ１．３のスイッチング
速度が遅く、両方のトランジスタが同時に“オン”する
期間が生じてしまった場合、この抵抗１３が過電流の保
獲になる。
第６図は、図において直流電源１２をのぞいた左右の回
路が対称になるように考案されたもので第１図の従来の
回路に、新たにトランジスタ３゜１４を設け、そのそれ
ぞれのエミッタは直流電源の正極端に接続されコレクタ
はそれぞれトランジスタ１，２のコレクタに接続され、
ベースはそれぞれベース抵抗６．１５を介してトランジ
スタ２゜１のコレクタに接続され、ベース抵抗６．】５
と並列にそれぞれコンデンサ９，１６が接続されている
。このような構成にすることにより、トランジスタ１の
コレクタからの出力と逆相の矩形波出力がトランジスタ
２のコレクタから得られる。
路が対称になるように考案されたもので第１図の従来の
回路に、新たにトランジスタ３゜１４を設け、そのそれ
ぞれのエミッタは直流電源の正極端に接続されコレクタ
はそれぞれトランジスタ１，２のコレクタに接続され、
ベースはそれぞれベース抵抗６．１５を介してトランジ
スタ２゜１のコレクタに接続され、ベース抵抗６．】５
と並列にそれぞれコンデンサ９，１６が接続されている
。このような構成にすることにより、トランジスタ１の
コレクタからの出力と逆相の矩形波出力がトランジスタ
２のコレクタから得られる。
以上の実施例は全て直流電源１２の極性を逆にし、ＮＰ
Ｎ）ランジスタをＰＮＰトランジスタに、ＰＮＰ ）ラ
ンジスタをＮＰＮ ）ランジスタにとりかえて実施して
も良い。トランジスタ３及び１４のスイッチング速度が
早い場合には、コンデンサ９及び】６は除去しても良い
。捷だ、各トランジスタのパー２〜１６フ２間に並列に
抵抗を接続するとそのトランジスタのスイッチング速度
が速くカリ出力電圧の変化時間が速くなる場合がある。
Ｎ）ランジスタをＰＮＰトランジスタに、ＰＮＰ ）ラ
ンジスタをＮＰＮ ）ランジスタにとりかえて実施して
も良い。トランジスタ３及び１４のスイッチング速度が
早い場合には、コンデンサ９及び】６は除去しても良い
。捷だ、各トランジスタのパー２〜１６フ２間に並列に
抵抗を接続するとそのトランジスタのスイッチング速度
が速くカリ出力電圧の変化時間が速くなる場合がある。
第１図は従来のマルチ・バイブレータを示す回路構成図
、第２図はその出力電圧波形図、第３図はこの発明の一
実施例を示す回路構成図、第４図はその出力′低圧波形
図、第５図・、第６図はこの発明の他の実施例を示す回
路構成図である。 １．２，３．１４・・・トランジスタ、４．５，６．１
５・・ベース抵抗、 ７．８．１３・・・コレクタ抵抗、 ９．１０，１１．１６・・・コンデンサ、１２・・・直
流電源。 代理人 弁理士 則 近 憲 佑（ほか１名）第１図 第 ３ 図 Ｅｌ／ｆｉｌ 第 ２ 凶 木 第 ４ 図
、第２図はその出力電圧波形図、第３図はこの発明の一
実施例を示す回路構成図、第４図はその出力′低圧波形
図、第５図・、第６図はこの発明の他の実施例を示す回
路構成図である。 １．２，３．１４・・・トランジスタ、４．５，６．１
５・・ベース抵抗、 ７．８．１３・・・コレクタ抵抗、 ９．１０，１１．１６・・・コンデンサ、１２・・・直
流電源。 代理人 弁理士 則 近 憲 佑（ほか１名）第１図 第 ３ 図 Ｅｌ／ｆｉｌ 第 ２ 凶 木 第 ４ 図
Claims (1)
- 【特許請求の範囲】 （ＩＨＫｌ、１１２のトランジスタのベースとコレクタ
とをそれぞれベース抵抗とコレクタ抵抗を介して直流電
源の止端に接続し、エミ・ンタを直流電源の逆端に接続
し、それぞれのコレクタをコンデンサを介して他方のト
ランジスタのベースに接続し、かつ第３のトランジスタ
のエミッタを直流電源の止端に接続し、ベースをベース
抵抗を介して第２のトランジスタのコレクタに接続し、
コレクタを第１のトランジスタのコレクタに接続したこ
とを特徴とするマルチ・パイブレーク。 （２）第３のトランジスタのベース抵抗と並列にコンデ
ンサを接続したことを特徴とする特許請求の範囲第１項
記載のマルチ・パイブレーク。 （３）第４のトランジスタのエミッタを直流電源の止端
に接続し、ベースをベース抵抗を介して第１のトランジ
スタのコレクタに接続し、コレクタを第２のトランジス
タのコレクタに接続したことを特徴とする特許請求の範
囲第１項記載のマルチ・パイブレーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16922583A JPS6062223A (ja) | 1983-09-16 | 1983-09-16 | マルチ・バイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16922583A JPS6062223A (ja) | 1983-09-16 | 1983-09-16 | マルチ・バイブレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6062223A true JPS6062223A (ja) | 1985-04-10 |
Family
ID=15882537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16922583A Pending JPS6062223A (ja) | 1983-09-16 | 1983-09-16 | マルチ・バイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062223A (ja) |
-
1983
- 1983-09-16 JP JP16922583A patent/JPS6062223A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5453719A (en) | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal | |
| KR960009360A (ko) | 전압/전류 변환회로 | |
| JPS6062223A (ja) | マルチ・バイブレ−タ | |
| JPS5927192B2 (ja) | 電動機の速度制御装置 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| CN219658377U (zh) | 一种低损耗蜂鸣器驱动电路及其电子设备 | |
| JP2543725Y2 (ja) | 発振回路 | |
| JPH0546350Y2 (ja) | ||
| SU1706000A1 (ru) | Кварцевый генератор | |
| US3197717A (en) | Symmetrical variable frequency astable multivibrator | |
| JPH0349454Y2 (ja) | ||
| SU930594A1 (ru) | Генератор пр моугольных импульсов | |
| SU1157652A1 (ru) | Одновибратор | |
| JPS6016097Y2 (ja) | 発振回路 | |
| SU1026287A1 (ru) | Релаксационный генератор | |
| SU1187243A1 (ru) | Тактовый генератор | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| JPS5938755Y2 (ja) | 弛張発振器 | |
| SU1040597A1 (ru) | Мультивибратор | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| SU1108612A1 (ru) | Симметричный мультивибратор | |
| SU928619A1 (ru) | Динамический элемент | |
| JPH0191520A (ja) | 電荷ポンプ回路 | |
| JPS59225603A (ja) | 発振回路 |