JPS6061852A - 書込みデ−タ照合方式 - Google Patents
書込みデ−タ照合方式Info
- Publication number
- JPS6061852A JPS6061852A JP58168584A JP16858483A JPS6061852A JP S6061852 A JPS6061852 A JP S6061852A JP 58168584 A JP58168584 A JP 58168584A JP 16858483 A JP16858483 A JP 16858483A JP S6061852 A JPS6061852 A JP S6061852A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- write
- distributed control
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はデータ処理システムにおける記憶装置の書込み
データ照合方式に関する。
データ照合方式に関する。
（ｂ） 技術の背景
近年データ処理技術の発達に伴いデータ処理システムは
大規模且広域化するようになった。これに伴いデータの
入出力を実行する複数の端末装置を制御するに際し従来
における中央制御装置により一括制御を行うのに代えて
これ等複数の端末装置はマイクロプロセッサ（ＭＰＵ）
を利用して知能化する制御手段により構成する複数の分
散制御装置によって端末装置を複数群に分割分担し上位
の主制御装置により統轄制御する複層層形とし、主制御
装置におけるグログラム処理の負荷を分散軽減する手段
が利用されるようになった。
大規模且広域化するようになった。これに伴いデータの
入出力を実行する複数の端末装置を制御するに際し従来
における中央制御装置により一括制御を行うのに代えて
これ等複数の端末装置はマイクロプロセッサ（ＭＰＵ）
を利用して知能化する制御手段により構成する複数の分
散制御装置によって端末装置を複数群に分割分担し上位
の主制御装置により統轄制御する複層層形とし、主制御
装置におけるグログラム処理の負荷を分散軽減する手段
が利用されるようになった。
（ｃ） 従来技術と問題点
第１図に従来および本発明の一実施例における複層層形
のデータ処理システムによる概念図を示す。図において
ｌは主制御装置、２は主記憶装置。
のデータ処理システムによる概念図を示す。図において
ｌは主制御装置、２は主記憶装置。
３はバス、４ａ〜ｍは分散制御装置、兵ａ ＩＩＬ ”
”” ａ ｎ ＋ｂａ−ｂｎ、ｍａ−ｍｎは端末装置で
ある。これを対象システムを小形化した通信制御装置を
例にとれば分散制御装置４ａ−ｍ、端末袋ｆｉｔ ５
ａ ａ〜ｍｎをそれぞれ回線走査部４ａ＝ｍ、回線対応
部５ａａ−ｍｎと読替えても同様に成立する。主制御装
置１は主記憶装置２に蓄積した制御プログラムおよび制
御データに従って分散制御装置４ａ”ｍを介し端末袋’
Ｉｆ１．５ ｆＬ ａ −ｍ ｎを制御しその入出力デ
ータを処理する。こ＼で分散制御装置４ａ〜ｍはそれぞ
れＭＰＵにより知能化されて石り、図示省略したが記憶
手段を備え、主制御装置ｌからの指示に従い端末装置５
ａａ＝ｒｎｎを第１図例のように分散制御する。
”” ａ ｎ ＋ｂａ−ｂｎ、ｍａ−ｍｎは端末装置で
ある。これを対象システムを小形化した通信制御装置を
例にとれば分散制御装置４ａ−ｍ、端末袋ｆｉｔ ５
ａ ａ〜ｍｎをそれぞれ回線走査部４ａ＝ｍ、回線対応
部５ａａ−ｍｎと読替えても同様に成立する。主制御装
置１は主記憶装置２に蓄積した制御プログラムおよび制
御データに従って分散制御装置４ａ”ｍを介し端末袋’
Ｉｆ１．５ ｆＬ ａ −ｍ ｎを制御しその入出力デ
ータを処理する。こ＼で分散制御装置４ａ〜ｍはそれぞ
れＭＰＵにより知能化されて石り、図示省略したが記憶
手段を備え、主制御装置ｌからの指示に従い端末装置５
ａａ＝ｒｎｎを第１図例のように分散制御する。
こ＼で各分散制御部４ａｘｍは主制御ｍ１からのデータ
転送によってその記憶手段にマイクロプログラムを保持
し、各分散制御部４ａｘｍはその記憶手段に保持するマ
イクロプログラムに従い複数の端末装置５ａａｘｍｎを
それぞれ分散制御する。この時端末袋［５ａａ〜ｍ １
１の機能が１台毎に異り対応するマイクロプログラムが
すべて異る場合は致し方ないが通常端末装置は少数機種
から構成され且その機能が類似することが多いので共通
するマイクロプログラムによって制御されるか、その属
性を異にすることがあってもマイクロプログラムは共通
部分が多い。このような場合主制御装置１からマイクロ
プログラムの共通データは各分散制御部４ａ−ｍ毎に書
込まれて、 １台毎に読出し主制御部１により比較照合
を実行している。場合により書込みは一括同時書込みで
あっても読出しチェックは分散制御部４ａ−ｍを１台毎
に実行していたのでマイクロプログラムのロードとその
チェック時間がｍ台分またはｍ７′２台分と長時間を要
する欠点があった。
転送によってその記憶手段にマイクロプログラムを保持
し、各分散制御部４ａｘｍはその記憶手段に保持するマ
イクロプログラムに従い複数の端末装置５ａａｘｍｎを
それぞれ分散制御する。この時端末袋［５ａａ〜ｍ １
１の機能が１台毎に異り対応するマイクロプログラムが
すべて異る場合は致し方ないが通常端末装置は少数機種
から構成され且その機能が類似することが多いので共通
するマイクロプログラムによって制御されるか、その属
性を異にすることがあってもマイクロプログラムは共通
部分が多い。このような場合主制御装置１からマイクロ
プログラムの共通データは各分散制御部４ａ−ｍ毎に書
込まれて、 １台毎に読出し主制御部１により比較照合
を実行している。場合により書込みは一括同時書込みで
あっても読出しチェックは分散制御部４ａ−ｍを１台毎
に実行していたのでマイクロプログラムのロードとその
チェック時間がｍ台分またはｍ７′２台分と長時間を要
する欠点があった。
（ｄ） 発明の目的
本発明の目的は上記の欠点を除去するため、主制御装置
１からの分散制御部４ａ−ｍへのデータ書込みに当って
、データの共通書込みの対象とする分散制御部を任意に
選択する手段を備え、選択された分散制御部のすべてに
対して同時並列書込み／読出し比較照合を実現する手段
を備え効率の良い書込みデータ照合方式を提供しようと
するものである。
１からの分散制御部４ａ−ｍへのデータ書込みに当って
、データの共通書込みの対象とする分散制御部を任意に
選択する手段を備え、選択された分散制御部のすべてに
対して同時並列書込み／読出し比較照合を実現する手段
を備え効率の良い書込みデータ照合方式を提供しようと
するものである。
（ｅ） 発明の構成
データを入出力する複数の端末装置、該端末装置を複数
群に分割して分散制御する共通機能による複数の分散制
御装置を配し、上位の主制御装置により該分散制御装置
を介して端末装置の入出力データを統轄制御処理する複
階層制御形のデータ処理システムｌこおいて、複数の分
散制御部はデータを記憶する手段、記憶手段の読出しデ
ータを照合する手段、比較結果の論理和を得る共用の比
較績する主記憶手段、該原データをデータノくスを介し
転送制御して前記記憶手段に書込む書込制御手段および
データ書込み対象とする分散制御部を選択する手段を具
備し、主制御装置の書込制御手段は選択手段をして選択
した分散制御部の記憶手段および照合手段を有効化せし
め、原データを各記憶手段に送出して並列書込みを実行
した後、記憶手段における該書込みデータをデータノく
スに並列送出せしめて得られる読出しデータの論理和を
原データと照合すると共に、各分散制御部における照合
手段をして読出しデータの論理和と自己記憶手段におけ
る読出しデータとを照合せしめ、その結果を比較結果通
知バスにより通知させ分散制御部における書込みデータ
の一括照合を実行することを特徴とする書込みデータ照
合方式を提供することによって達成することが出来る。
群に分割して分散制御する共通機能による複数の分散制
御装置を配し、上位の主制御装置により該分散制御装置
を介して端末装置の入出力データを統轄制御処理する複
階層制御形のデータ処理システムｌこおいて、複数の分
散制御部はデータを記憶する手段、記憶手段の読出しデ
ータを照合する手段、比較結果の論理和を得る共用の比
較績する主記憶手段、該原データをデータノくスを介し
転送制御して前記記憶手段に書込む書込制御手段および
データ書込み対象とする分散制御部を選択する手段を具
備し、主制御装置の書込制御手段は選択手段をして選択
した分散制御部の記憶手段および照合手段を有効化せし
め、原データを各記憶手段に送出して並列書込みを実行
した後、記憶手段における該書込みデータをデータノく
スに並列送出せしめて得られる読出しデータの論理和を
原データと照合すると共に、各分散制御部における照合
手段をして読出しデータの論理和と自己記憶手段におけ
る読出しデータとを照合せしめ、その結果を比較結果通
知バスにより通知させ分散制御部における書込みデータ
の一括照合を実行することを特徴とする書込みデータ照
合方式を提供することによって達成することが出来る。
（ｆ） 発明の実施例
以下図面を参照しつ＼本発明の一実施例について説明す
る。
る。
竺り固ｌ＋＋外ｆＩＢメハー忠箇必１ど★けス↓込みデ
ー夕照合方式のブロック図を示す。図において１ａは主
制御装！（ＣＣ）、２ａは主記憶装置（ＭＭ）。
ー夕照合方式のブロック図を示す。図において１ａは主
制御装！（ＣＣ）、２ａは主記憶装置（ＭＭ）。
３ａはデータバス、３ｂはアドレスバス、３ｃは制御バ
ス、３ｄは照合結果通知バスｍ ４ａ−ｍは分散制御部
ｕ （ＣＳ）＋ ５ ａ ａ−”ｍｎは端末装置（ＴＲ
Ｍ）である。更に１１はレジスタ、１２ａ、ｂ、ｍは選
択信号線、４１は照合比較回路（ＣＯＭＰ）、４２はメ
モリ制御回路（ＭＥＭＣ）、４３は記憶回路（ＭＥＭ）
。
ス、３ｄは照合結果通知バスｍ ４ａ−ｍは分散制御部
ｕ （ＣＳ）＋ ５ ａ ａ−”ｍｎは端末装置（ＴＲ
Ｍ）である。更に１１はレジスタ、１２ａ、ｂ、ｍは選
択信号線、４１は照合比較回路（ＣＯＭＰ）、４２はメ
モリ制御回路（ＭＥＭＣ）、４３は記憶回路（ＭＥＭ）
。
４４は分散制御回路（ｃ ｓ Ｃ）である。 ＣＣ１ａ
はＭＭ２ａに保持する制御プログラムおよび制御データ
に従い、Ｃ３４ａ〜ｍを介しＴＲＭ５ａａ−ｍｎの入出
力を制御処理する。従って制御プログラムに伴いＣＣ１
ａはＭＭ２ａに格納されたデータ例えばマイクロプログ
ラムの書込みを実行するに際してレジスタ１１に設定さ
れた書込み対象となるＣ３４ａ〜ｍの内達択されたこ＼
ではＣ３４ａ、ｂおよびｍに薔込み／読出し照合チェッ
クを実行する場合について説明する。レジスタ１１の各
ビットは初期値はオール覧０″に設定されており制御プ
ログラムによって４ａ、ｂおよびｍが選択され＼ば対応
するレジスタのビットに虱１“が設定され選択信号線１
２ａ。
はＭＭ２ａに保持する制御プログラムおよび制御データ
に従い、Ｃ３４ａ〜ｍを介しＴＲＭ５ａａ−ｍｎの入出
力を制御処理する。従って制御プログラムに伴いＣＣ１
ａはＭＭ２ａに格納されたデータ例えばマイクロプログ
ラムの書込みを実行するに際してレジスタ１１に設定さ
れた書込み対象となるＣ３４ａ〜ｍの内達択されたこ＼
ではＣ３４ａ、ｂおよびｍに薔込み／読出し照合チェッ
クを実行する場合について説明する。レジスタ１１の各
ビットは初期値はオール覧０″に設定されており制御プ
ログラムによって４ａ、ｂおよびｍが選択され＼ば対応
するレジスタのビットに虱１“が設定され選択信号線１
２ａ。
ｂ＋ｍを介しＣ３４ａ、ｂ、ｍの各ＣＯＭＰ４１および
ＭＥＭＣ４２がイネーブルされる。データバス３ａは双
方向データバスでありＣＣ１ａからのデータこ＼ではマ
イクｎプログラムの書込みデータを送出すると共に読出
し照合時ＭＥＭ４３からの読出しデータをＣＣ１ａに取
込む。本実施例においては並列書込み／読出しとなるの
で読出し時はＣＳ ４ ａ ！ｂ、ｍからの読出しデー
タの論理和信号がＣＣ１ａに取込まれる。゛同図示省略
したがこの取込まれた読出しデータの論理和信号はＣＣ
１ａにおいてＭＭ２ａの原データと比較チェックされる
ものとする。
ＭＥＭＣ４２がイネーブルされる。データバス３ａは双
方向データバスでありＣＣ１ａからのデータこ＼ではマ
イクｎプログラムの書込みデータを送出すると共に読出
し照合時ＭＥＭ４３からの読出しデータをＣＣ１ａに取
込む。本実施例においては並列書込み／読出しとなるの
で読出し時はＣＳ ４ ａ ！ｂ、ｍからの読出しデー
タの論理和信号がＣＣ１ａに取込まれる。゛同図示省略
したがこの取込まれた読出しデータの論理和信号はＣＣ
１ａにおいてＭＭ２ａの原データと比較チェックされる
ものとする。
ＣＯＭＰ４１はレジスタ１１に設定されるビット対応の
気１“でイネーブルされ、ＣＣ１ａから制御バス３ｃを
介して印加される照合制御信号に従って自己のＭＥＭ４
３よりＭＥＭＣ４２を介してデータバス３ａに送出され
る読出しデータとデータバス３ａに得られる読出しデー
タと比較照合して一致が得られたときは％０〃を照合結
果通知バス３ｄに送出し、一致が得られないときは不一
致信号１１″を送出してＣＣ１ａに通報するものとする
。本実施例ではこのように構成されているのでＣ３４ａ
〜ｍの内レジスタ１１に設定されたビット対応の分散処
理部（ＣＳ）がＣＣ１ａからのデータバス３ａ。
気１“でイネーブルされ、ＣＣ１ａから制御バス３ｃを
介して印加される照合制御信号に従って自己のＭＥＭ４
３よりＭＥＭＣ４２を介してデータバス３ａに送出され
る読出しデータとデータバス３ａに得られる読出しデー
タと比較照合して一致が得られたときは％０〃を照合結
果通知バス３ｄに送出し、一致が得られないときは不一
致信号１１″を送出してＣＣ１ａに通報するものとする
。本実施例ではこのように構成されているのでＣ３４ａ
〜ｍの内レジスタ１１に設定されたビット対応の分散処
理部（ＣＳ）がＣＣ１ａからのデータバス３ａ。
アドレスバス３ｂ、制御バス３ｃを介してのマイクロプ
ログラム書込み／読出し照合が同時に実行される。選択
されない他の分散処理部（ＣＳ）はその動作が抑止され
る。書込み動作はＣＣ１ａがＪｖＩＭ２ａから対応する
マイクロプログラムを貌出しｌワード毎にデータバス３
ａに送出すると共に、アドレスバス３ｂにアドレス信号
を、制御バスに書込み指令を送出するこ＼でレジスタ１
１により選択されたＣ３４ａ、ｂ＋ｍのＭＥＭＣ４２が
イネーブルとなっておりＭＥＭ４３のアドレスを選択し
てマイクロプログラムが包込まれる。ＣＣ１ａはＭＭ２
ａのアドレスを１歩進しながら該畳込み動作を実行する
。
ログラム書込み／読出し照合が同時に実行される。選択
されない他の分散処理部（ＣＳ）はその動作が抑止され
る。書込み動作はＣＣ１ａがＪｖＩＭ２ａから対応する
マイクロプログラムを貌出しｌワード毎にデータバス３
ａに送出すると共に、アドレスバス３ｂにアドレス信号
を、制御バスに書込み指令を送出するこ＼でレジスタ１
１により選択されたＣ３４ａ、ｂ＋ｍのＭＥＭＣ４２が
イネーブルとなっておりＭＥＭ４３のアドレスを選択し
てマイクロプログラムが包込まれる。ＣＣ１ａはＭＭ２
ａのアドレスを１歩進しながら該畳込み動作を実行する
。
このようにしてマイクロプログラムの全データについて
書込みが完了すると、各ＭＥＭ４３に格納されたマイク
ロプログラムが正しいか否かをチェックするために、Ｃ
Ｃ１ａはＭＥＭ４３のスタートアドレスをアドレスバス
３ｂに送出し制御バス３Ｃに読出し指令を与える。この
読出し指令はＣＯＭＰ４１にも印加され照合指令となる
。この時もレジスタ１１の設定ビットは引続き保持され
ており、ＣＯＭＰ４１がイネーブルされているのでＭＥ
ＭＣ４２はアドレスバス３ｂで印加されたＭＥＭ４３の
アドレスを読出して読出しデータをデータバス３ａに送
出する。
書込みが完了すると、各ＭＥＭ４３に格納されたマイク
ロプログラムが正しいか否かをチェックするために、Ｃ
Ｃ１ａはＭＥＭ４３のスタートアドレスをアドレスバス
３ｂに送出し制御バス３Ｃに読出し指令を与える。この
読出し指令はＣＯＭＰ４１にも印加され照合指令となる
。この時もレジスタ１１の設定ビットは引続き保持され
ており、ＣＯＭＰ４１がイネーブルされているのでＭＥ
ＭＣ４２はアドレスバス３ｂで印加されたＭＥＭ４３の
アドレスを読出して読出しデータをデータバス３ａに送
出する。
従って選択されている分散制御部（ＣＳ）こ＼ではＣ３
４ａ、ｂ、ｍからの読出しデータの論理和信号がデータ
バス３ａに得られＣＣ１ａによりＭＭ２ａの原データと
比較照合される。これと同時にデータバス３ａの読出し
データの論理和信号を折返してＣＯＭＰ４１にも入力す
ると共に自己のＭ Ｅ Ｍ ４３からの読出しデータを
入力して比較照合する。
４ａ、ｂ、ｍからの読出しデータの論理和信号がデータ
バス３ａに得られＣＣ１ａによりＭＭ２ａの原データと
比較照合される。これと同時にデータバス３ａの読出し
データの論理和信号を折返してＣＯＭＰ４１にも入力す
ると共に自己のＭ Ｅ Ｍ ４３からの読出しデータを
入力して比較照合する。
ＣＯＭＰ４１は照合一致で虱０″を、不一致で亀１″を
照合結果通知バス３ｄに送出する。こ＼でも照合結果の
論理和信号が得られた形でＣＣ１ａに通知される。照合
結果通知バス３ｄに亀１”が得られたタイミングで必要
があればＣＣ１ａは読出し動作を一時中止してＣ３４ａ
〜ｍの各ＣＯＭＰ４１による表示手段例えば発光ダイオ
ード（Ｌ Ｅ Ｄ）による不一致発生のＣＯＭＰ４１を
確認しても良い。引続き最終アドレス迄読出し照合を繰
返しすべての読出しデータに一致が得られた完了時点で
レジスタ１１の設定をｙ Ｏ〃リセットする。このよう
にＣＣ１ａはＭＥＭ４３に書込まれたデータをアドレス
毎に読出す都度、ＣＣ１ａに得られる読出しデータの論
理和信号と原データの照合と各ＣＯＭＰ４１による照合
結果通知の論理和信号が同時に得られるので誤りを見逃
すことはない。尚読出しデータにおいて原データとの照
合または／および照合結果通知に不一致が検出されたと
きは再度書込み／読出し照合ヲ８行することとなる。
照合結果通知バス３ｄに送出する。こ＼でも照合結果の
論理和信号が得られた形でＣＣ１ａに通知される。照合
結果通知バス３ｄに亀１”が得られたタイミングで必要
があればＣＣ１ａは読出し動作を一時中止してＣ３４ａ
〜ｍの各ＣＯＭＰ４１による表示手段例えば発光ダイオ
ード（Ｌ Ｅ Ｄ）による不一致発生のＣＯＭＰ４１を
確認しても良い。引続き最終アドレス迄読出し照合を繰
返しすべての読出しデータに一致が得られた完了時点で
レジスタ１１の設定をｙ Ｏ〃リセットする。このよう
にＣＣ１ａはＭＥＭ４３に書込まれたデータをアドレス
毎に読出す都度、ＣＣ１ａに得られる読出しデータの論
理和信号と原データの照合と各ＣＯＭＰ４１による照合
結果通知の論理和信号が同時に得られるので誤りを見逃
すことはない。尚読出しデータにおいて原データとの照
合または／および照合結果通知に不一致が検出されたと
きは再度書込み／読出し照合ヲ８行することとなる。
（ｇ） 発明の詳細
な説明したように本発明によれば複数の分散制御装置の
記憶装量に共通して書込むデータ例えばマイクロプログ
ラムを主制御装置は対象とする分散ｉａ制御装誼をレジ
スタに設定して任意に選択すると共に、選択した分散制
御装置については一括して書込み／読出し照合が実行出
来る効果の良いデータ書込み照合方式が得られるので有
用である。
記憶装量に共通して書込むデータ例えばマイクロプログ
ラムを主制御装置は対象とする分散ｉａ制御装誼をレジ
スタに設定して任意に選択すると共に、選択した分散制
御装置については一括して書込み／読出し照合が実行出
来る効果の良いデータ書込み照合方式が得られるので有
用である。
第１図は従来および本発明の一実施例における複層層形
のデータ処理システムによる概念図および第２図は本発
明の一実施例における書込みデータ照合方式のブロック
図を示す。 図において、１．ｌａは主制御装置、２，２ａは主記憶
装置、３はパス、３ａはデータバス、３ｂは４２はメモ
リ制御回路および４３は記憶回路である０
のデータ処理システムによる概念図および第２図は本発
明の一実施例における書込みデータ照合方式のブロック
図を示す。 図において、１．ｌａは主制御装置、２，２ａは主記憶
装置、３はパス、３ａはデータバス、３ｂは４２はメモ
リ制御回路および４３は記憶回路である０
Claims (1)
- データを入出力する複数の端末装置、該端末装置を複数
群に分割して分散制御する複数の分散制御装置を配し、
上位の主制御装置により該分散制御装置を介して端末装
置の入出力データを統轄制御処理する複階層制御形のデ
ータ処理７ステムにおいて、複数の分散制御部はデータ
を記憶する手段、記憶手段の読出しデータを照合する手
段、比較結果の論理和を得る共用の比較結果通知バスを
有し、主制御装置は原データを蓄積する主記憶手段、該
原データをデータバスを介し転送制御して前記記憶手段
に書込む書込制御手段およびデータ書込み対象さする分
散制御部を選択する手段を具備し、主制御装置の書込制
御手段は選択手段をして選択した分散制御部の記憶手段
および照合手段を有効化ぜしめ、原データを各記憶手段
に送出し書込みデータをデータバスに並列送出せしめて
得られる読出しデータの論理和を原データと照合すると
共に、各分散制御部における照合手段をして読出しデー
タの論理和と自己記憶手段における読出しデータとを照
合せしめ、その結果を比較結果通知バスにより通知させ
分散制御部における書込みデータの一括照合を実行する
ことを特徴とする書込みデータ照合方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168584A JPS6061852A (ja) | 1983-09-13 | 1983-09-13 | 書込みデ−タ照合方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168584A JPS6061852A (ja) | 1983-09-13 | 1983-09-13 | 書込みデ−タ照合方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6061852A true JPS6061852A (ja) | 1985-04-09 |
Family
ID=15870762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168584A Pending JPS6061852A (ja) | 1983-09-13 | 1983-09-13 | 書込みデ−タ照合方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6061852A (ja) |
-
1983
- 1983-09-13 JP JP58168584A patent/JPS6061852A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0343646B2 (ja) | ||
| JPH02227763A (ja) | データ転送制御システム | |
| US4318175A (en) | Addressing means for random access memory system | |
| EP0055623B1 (en) | Direct memory-access mode for a high-speed memory system | |
| JPS6061852A (ja) | 書込みデ−タ照合方式 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPH04167039A (ja) | データ書き込み方式 | |
| JPS6049951B2 (ja) | 一斉指示信号送出回路 | |
| US4779233A (en) | Control of read-out from a RAM | |
| JP2763313B2 (ja) | 電子計算機システムの構成制御方法 | |
| US3518630A (en) | Data processing system including plural memory controllers | |
| JPS5856276A (ja) | 記憶装置制御方式 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPS6089256A (ja) | フアイル制御装置 | |
| JPS63503101A (ja) | データ格納転送装置 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPH0554002A (ja) | Ｃｐｕ間割込み制御装置 | |
| JPH0554001A (ja) | Ｃｐｕ間割込み制御装置 | |
| JPH0581209A (ja) | Ｃｐｕ間割込み制御装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JP2004118595A (ja) | アクセス制御装置及びアクセス制御方法 | |
| JPH04127344A (ja) | 入出力装置制御方式 | |
| JPS63158637A (ja) | メモリトレ−ス方式 | |
| JPS584466A (ja) | 記憶構成制御方式 | |
| JPH10134013A (ja) | マルチｃｐｕシステム |