JPS6060737A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6060737A JPS6060737A JP16818683A JP16818683A JPS6060737A JP S6060737 A JPS6060737 A JP S6060737A JP 16818683 A JP16818683 A JP 16818683A JP 16818683 A JP16818683 A JP 16818683A JP S6060737 A JPS6060737 A JP S6060737A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- driver
- control circuit
- net
- driver circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000006185 dispersion Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特にインターフェース・ＩＣ（半
導体集積回路装置）における配線構造に関する。
導体集積回路装置）における配線構造に関する。
ＴＴＬなとのロジックＩＣで、他のＩＣ（例えばＭＯＳ
、ＥＣＬ）な駆動させる時には、論理レベルが異なるた
め論理レベルを調整しなければならない。この時、レベ
ルシフト回路を含むインターフェイスＩＣを使用する。
、ＥＣＬ）な駆動させる時には、論理レベルが異なるた
め論理レベルを調整しなければならない。この時、レベ
ルシフト回路を含むインターフェイスＩＣを使用する。
インターフェイスＩＣは、インターフェイスＩＣに入力
されるＴＴＬの論理レベルを他のＩＣを駆動させること
ができる論理レベルに変換した信号を出力する働きをす
る。
されるＴＴＬの論理レベルを他のＩＣを駆動させること
ができる論理レベルに変換した信号を出力する働きをす
る。
該インターフェイスＩＣの概略図は、１９８０年出版１
ＨＩＴＡＣＨＩ ’８０ＳＥＭＩＣＯＮＤＵＣＴＯＲＤ
ＡＴＡ ＢＯＯＫ ＴＴＬ ２５４頁にも示されている
ように第１図のようである。該インターフェイスＩＣは
、１個のコントロール回路２と複数個たとえば６個のド
ライバー回路３で構成されている。
ＨＩＴＡＣＨＩ ’８０ＳＥＭＩＣＯＮＤＵＣＴＯＲＤ
ＡＴＡ ＢＯＯＫ ＴＴＬ ２５４頁にも示されている
ように第１図のようである。該インターフェイスＩＣは
、１個のコントロール回路２と複数個たとえば６個のド
ライバー回路３で構成されている。
ここで、第２図、第３図な参照して該インターフェイス
ＩＣの動作を説明する。ドライバー回路３はたとえばＴ
ＴＬの論理レベル（Ｈ″−２，ＯＶ。
ＩＣの動作を説明する。ドライバー回路３はたとえばＴ
ＴＬの論理レベル（Ｈ″−２，ＯＶ。
”Ｌ’−０，８Ｖ）が入力端子Ａに入力されると、出力
端子Ｙから他のＩＣを駆動するに十分な論理レベルたと
＊−ばｃ″Ｈ”−２，７Ｖ、 ”Ｌ”−０，５Ｖ）’ｋ
ｌｔｌ力する、また、コントロール回路２は入力端子Ｇ
ｌ。
端子Ｙから他のＩＣを駆動するに十分な論理レベルたと
＊−ばｃ″Ｈ”−２，７Ｖ、 ”Ｌ”−０，５Ｖ）’ｋ
ｌｔｌ力する、また、コントロール回路２は入力端子Ｇ
ｌ。
Ｇ２の信号によりドライバー回路の制御する働きを持っ
ている。たとえば、第３図な参照すれば、コントロール
回路２の入力端子Ｇ１．Ｇ２のいずれが一方に論理レベ
ル”Ｈ”の論理入力があった場合ドライバー回路３の入
力端子ＡがＴＴＬ論理レベル”Ｈ””Ｌ“のいずれであ
っても（このこと１に′Ｘ”とする）ドライバー回路３
の出力端子Ｙは、高インピーダンス状態（Ｚ”とする）
となる。一方、コントロール回路２の入力端子Ｇｌ、Ｇ
２がともに論理レベル″Ｌ１１の状態では、ドライバー
回路３の入力端子ＡＫＴＴＬ論理レベル″Ｌ′″が入力
された場合、出力端子Ｙからは他のＩＣを駆動すること
ができる論理レベル゛Ｌ”が出力され、入力端子Ａ［Ｔ
ＴＬ論理レベル１Ｈ”が入力された場合、出力端子Ｙか
らは他のＩＣを駆動することができる論理レベル゛Ｈ”
の出力がある。上記の様な動作を行う。
ている。たとえば、第３図な参照すれば、コントロール
回路２の入力端子Ｇ１．Ｇ２のいずれが一方に論理レベ
ル”Ｈ”の論理入力があった場合ドライバー回路３の入
力端子ＡがＴＴＬ論理レベル”Ｈ””Ｌ“のいずれであ
っても（このこと１に′Ｘ”とする）ドライバー回路３
の出力端子Ｙは、高インピーダンス状態（Ｚ”とする）
となる。一方、コントロール回路２の入力端子Ｇｌ、Ｇ
２がともに論理レベル″Ｌ１１の状態では、ドライバー
回路３の入力端子ＡＫＴＴＬ論理レベル″Ｌ′″が入力
された場合、出力端子Ｙからは他のＩＣを駆動すること
ができる論理レベル゛Ｌ”が出力され、入力端子Ａ［Ｔ
ＴＬ論理レベル１Ｈ”が入力された場合、出力端子Ｙか
らは他のＩＣを駆動することができる論理レベル゛Ｈ”
の出力がある。上記の様な動作を行う。
次忙、実際の半導体チップ上では第３図に示す様なレイ
アウトを取っている。すなわち、第４図に示すように一
つの半導体基体１にコントロール（回路）２と複数個、
例えば６個のドライバ（回路）３とが電源配線８の左右
に対称に配置され、コントロール２と各ドライバ３との
間はアルミニウム配線４，５により接続される。上記ア
ルミニウム配線４はコントロールから出る長い主配線４
と、各ドライバへ分岐する枝配線５からなり、各ドライ
バの出力と入力は基体（チップ）１周辺のポンディング
パッド６にそれぞれ接続される。同図において、７は電
源■。０用バツド（ポンディングパッド）で配線８を介
して基体内の高電圧領域（拡散層）へ接続される。９は
接地（ＧＮＤ）用パッドでチップ周辺にめぐらせた配線
１０を介して低電圧領域へ接続される。
アウトを取っている。すなわち、第４図に示すように一
つの半導体基体１にコントロール（回路）２と複数個、
例えば６個のドライバ（回路）３とが電源配線８の左右
に対称に配置され、コントロール２と各ドライバ３との
間はアルミニウム配線４，５により接続される。上記ア
ルミニウム配線４はコントロールから出る長い主配線４
と、各ドライバへ分岐する枝配線５からなり、各ドライ
バの出力と入力は基体（チップ）１周辺のポンディング
パッド６にそれぞれ接続される。同図において、７は電
源■。０用バツド（ポンディングパッド）で配線８を介
して基体内の高電圧領域（拡散層）へ接続される。９は
接地（ＧＮＤ）用パッドでチップ周辺にめぐらせた配線
１０を介して低電圧領域へ接続される。
このようなインターフェースＩＣにおける配線構造では
第４図に示すように各ドライバー回路間を結ぶアルミニ
ウム配線４の各部分に抵抗Ｒを有するため、コントロー
ル２からもつとも遠いドライバ（例えばＡ６）の配線抵
抗はコントロールからもっとも近いドライバ（例えば／
１６１）の配線抵抗の６倍の抵抗値をもつことになり、
コントロール回路が／１６６のドライバを動作しきれな
い。すなわち、これまでのインターフェースＩＣでハア
ルミニウム配線抵抗などの要素のために、複数のドライ
バの間で動作のばらつきがあり、駆動出力。
第４図に示すように各ドライバー回路間を結ぶアルミニ
ウム配線４の各部分に抵抗Ｒを有するため、コントロー
ル２からもつとも遠いドライバ（例えばＡ６）の配線抵
抗はコントロールからもっとも近いドライバ（例えば／
１６１）の配線抵抗の６倍の抵抗値をもつことになり、
コントロール回路が／１６６のドライバを動作しきれな
い。すなわち、これまでのインターフェースＩＣでハア
ルミニウム配線抵抗などの要素のために、複数のドライ
バの間で動作のばらつきがあり、駆動出力。
速度が変って誤動作する問題点が生じることが本発明者
によってあきらかとされた。
によってあきらかとされた。
本発明は上記した問題点を取り除くためになされたもの
であり、その目的とするところは、ドライバ動作を安定
にした配線構造をもつインターフェースＩＣの提供にあ
る。
であり、その目的とするところは、ドライバ動作を安定
にした配線構造をもつインターフェースＩＣの提供にあ
る。
本願において開示される発明のうち代表的なものの概要
な簡単に説明すれば、下記のとおりである。
な簡単に説明すれば、下記のとおりである。
すなわち、一つの半導体基体面に形成されたコントロー
ル回路と複数のドライバー回路とが配線により接続され
た半導体集積回路装置であって、コントロール回路と各
ドライバー回路との間の抵抗値が均等になるようにコン
トロール回路と複数のドライバー回路とを結ぶ配線がネ
ット状に形成されていることにより、配線抵抗のばらつ
きをなくし、ドライバ動作を安定化するものである。
ル回路と複数のドライバー回路とが配線により接続され
た半導体集積回路装置であって、コントロール回路と各
ドライバー回路との間の抵抗値が均等になるようにコン
トロール回路と複数のドライバー回路とを結ぶ配線がネ
ット状に形成されていることにより、配線抵抗のばらつ
きをなくし、ドライバ動作を安定化するものである。
第５図は本発明の一実施例であって、インターフェース
ＩＣの構成を示す半導体基体（チップ）１の平面図であ
る。同図において前掲第４図で示した在来型のインター
フェースＩＣの構成部分と共通の構成部分は同一の指示
記号を用いている。
ＩＣの構成を示す半導体基体（チップ）１の平面図であ
る。同図において前掲第４図で示した在来型のインター
フェースＩＣの構成部分と共通の構成部分は同一の指示
記号を用いている。
この実施例において、コントロール（回路）２と複数の
各ドライバー（回路）３との間はネット状のアルミニウ
ム配線１１により接続されている。
各ドライバー（回路）３との間はネット状のアルミニウ
ム配線１１により接続されている。
一方、電源■ｃｏ端子（パッド）７に接続する配線８の
延長部分１３は、上記ネット状配線１１の直下の拡散抵
抗層１２を介して、クロスアンダ−させた構造を有する
。第６図はネット状アルミニウム配線とこれにクロスア
ンダ−する電源配線の一部を拡大図で示すものであり、
第７図は第６図におけるＡ −Ａ’切断断面図である。
延長部分１３は、上記ネット状配線１１の直下の拡散抵
抗層１２を介して、クロスアンダ−させた構造を有する
。第６図はネット状アルミニウム配線とこれにクロスア
ンダ−する電源配線の一部を拡大図で示すものであり、
第７図は第６図におけるＡ −Ａ’切断断面図である。
同図において、１４は電源端子に接続するアルミニウム
配線８及びその延長部分のアルミニウム配線１３と拡散
抵抗層１２とのコンタクト部である。
配線８及びその延長部分のアルミニウム配線１３と拡散
抵抗層１２とのコンタクト部である。
第８図は第５図で示した実施例においてコントロールと
ドライバな結ぶネット状のアルミニウム配線を等価な抵
抗回路としてあられしたものである。
ドライバな結ぶネット状のアルミニウム配線を等価な抵
抗回路としてあられしたものである。
以上、実施例で述べた本発明によれば下記のように効果
が得られ゛る。
が得られ゛る。
（Ｉ） コントロールとドライバの間のアルミニウム配
線ナネット状に形成することによりコントロールと６個
の各ドライバとの距離が略均等になり、並列配線となっ
て配線抵抗を下げることにより各ドライバ回路の間での
動作のばらつきがなくなり、同じレベルで制御できる結
果、時間の遅れがなく入出力レベルが一致し、誤動作や
不安定な動作をなくすことができる。
線ナネット状に形成することによりコントロールと６個
の各ドライバとの距離が略均等になり、並列配線となっ
て配線抵抗を下げることにより各ドライバ回路の間での
動作のばらつきがなくなり、同じレベルで制御できる結
果、時間の遅れがなく入出力レベルが一致し、誤動作や
不安定な動作をなくすことができる。
（２１これまでは電源アルミニウム配線ヲチップの中央
部に設けたことにより、コントロールとドライバの間の
アルミニウム配線を長くひきまわすことでネット状に形
成できなかったが、電源配線す拡散抵抗層を用いて例え
ば３個所でクロスアンダ−させることによりネット状配
線の形成が可能となった。
部に設けたことにより、コントロールとドライバの間の
アルミニウム配線を長くひきまわすことでネット状に形
成できなかったが、電源配線す拡散抵抗層を用いて例え
ば３個所でクロスアンダ−させることによりネット状配
線の形成が可能となった。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で極々変更可
能であることはいうまでもない。たとえば、コツトロー
ル・ドライバ間のネット状配線とクロスさせる電源配線
を２層目のアルミニウム配線とし上記ネット状配線を１
層目のアルミニウム配線とする。また、上記ネット状配
線を２層目のアルミニウム配線とし上記電源配線を１層
目のアルミニウム配線として２層アルミニウム配線構造
を採用してもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で極々変更可
能であることはいうまでもない。たとえば、コツトロー
ル・ドライバ間のネット状配線とクロスさせる電源配線
を２層目のアルミニウム配線とし上記ネット状配線を１
層目のアルミニウム配線とする。また、上記ネット状配
線を２層目のアルミニウム配線とし上記電源配線を１層
目のアルミニウム配線として２層アルミニウム配線構造
を採用してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるインターフェースＩ
Ｃの配線技術に適用した場合について説明したが、それ
に限定されるものではなくたとえば半導体集積回路にお
ける配線技術にも適用できる。
をその背景となった利用分野であるインターフェースＩ
Ｃの配線技術に適用した場合について説明したが、それ
に限定されるものではなくたとえば半導体集積回路にお
ける配線技術にも適用できる。
本発明は少なくとも一つの基板上にコントロール回路と
複数のドライバ回路とを有する全ての半導体集積回路装
置の配線構造に応用することができる。
複数のドライバ回路とを有する全ての半導体集積回路装
置の配線構造に応用することができる。
第１図はインターフェースＩＣの概略図を示す平面図で
ある。 嬉２図はコントロール回路とドライバー回路のブロック
図である、 第３図は入力端子と出力端子の機能表を示す。 第４図はインターフェースＩＣチップの一形態乞示す平
面図である。 第５図は本発明の一実施例であってインターフェースＩ
Ｃナツプの平面図である。 第６図は第５図における一部拡大平面図である。 第７図はシτ６図におり゛るｈ−Ａ′切断断面図である
。 第８図は第５図におけるコントロール・ドライバ間を接
続するアルミニウム配線を等価な抵抗回路で示した回路
図である。 １・・・半導体基体（チップ）、２・・・コントロール
回路、３・・・ドライバ回路、４，５・・・アルミニウ
ム配線、 ６． ７・・・ポンディングパッド、８・・
・アルミニウム配線、９・・・ポンディングパッド、１
０・・・アルミニウム配線、１１・・・ネット状アルミ
ニウム配線、１２・・・拡散抵抗層、１３・・・アルミ
ニウム配線、１４・・・コンタクト部。 第 １ 図 第 ２ 図 □ ３ ８ ？ 第 ４ 図 第 ５ 図 第 ６ 図 ρにル 第 ７ 図
ある。 嬉２図はコントロール回路とドライバー回路のブロック
図である、 第３図は入力端子と出力端子の機能表を示す。 第４図はインターフェースＩＣチップの一形態乞示す平
面図である。 第５図は本発明の一実施例であってインターフェースＩ
Ｃナツプの平面図である。 第６図は第５図における一部拡大平面図である。 第７図はシτ６図におり゛るｈ−Ａ′切断断面図である
。 第８図は第５図におけるコントロール・ドライバ間を接
続するアルミニウム配線を等価な抵抗回路で示した回路
図である。 １・・・半導体基体（チップ）、２・・・コントロール
回路、３・・・ドライバ回路、４，５・・・アルミニウ
ム配線、 ６． ７・・・ポンディングパッド、８・・
・アルミニウム配線、９・・・ポンディングパッド、１
０・・・アルミニウム配線、１１・・・ネット状アルミ
ニウム配線、１２・・・拡散抵抗層、１３・・・アルミ
ニウム配線、１４・・・コンタクト部。 第 １ 図 第 ２ 図 □ ３ ８ ？ 第 ４ 図 第 ５ 図 第 ６ 図 ρにル 第 ７ 図
Claims (1)
- 【特許請求の範囲】 １、一つの半導体基体面に形成されたコントロール回路
と複数のドライバー回路とが配線により接続された半導
体集積回路装置であって、コントロール回路と各ドライ
バー回路との間の抵抗値が均等になるようにコントロー
ル回路と複数のドライバー回路とを結ぶ配線がネット状
に形成されていることを特徴とする半導体集積回路装置
。 ２、上記ネット状に形成されたアルミニウム配線は電源
配線に接続された拡散抵抗からなる配線とクロスアンダ
−されている特許請求の範囲第１項に記載の半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16818683A JPS6060737A (ja) | 1983-09-14 | 1983-09-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16818683A JPS6060737A (ja) | 1983-09-14 | 1983-09-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6060737A true JPS6060737A (ja) | 1985-04-08 |
Family
ID=15863375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16818683A Pending JPS6060737A (ja) | 1983-09-14 | 1983-09-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6574431B2 (en) | 1997-10-06 | 2003-06-03 | Fuji Photo Film Co., Ltd. | Lens-carrying photo film unit having protective cover |
-
1983
- 1983-09-14 JP JP16818683A patent/JPS6060737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6574431B2 (en) | 1997-10-06 | 2003-06-03 | Fuji Photo Film Co., Ltd. | Lens-carrying photo film unit having protective cover |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05308136A (ja) | マスタスライス集積回路 | |
| KR970051163A (ko) | 반도체 메모리장치 | |
| JP3137413B2 (ja) | セミカスタム集積回路 | |
| JPS6060737A (ja) | 半導体集積回路装置 | |
| JP2917703B2 (ja) | 半導体集積回路装置 | |
| US5670802A (en) | Semiconductor device | |
| JPH07169840A (ja) | 半導体装置 | |
| JPH05183055A (ja) | 半導体装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| JPH04239758A (ja) | 半導体集積回路装置 | |
| JPH05343525A (ja) | 半導体集積回路 | |
| JPS6012751A (ja) | 半導体集積回路 | |
| JPH01111342A (ja) | 集積回路用パッケージ | |
| JP3160967B2 (ja) | 半導体集積回路 | |
| JPH09148545A (ja) | 半導体装置 | |
| JPH0419807Y2 (ja) | ||
| JPS6126252B2 (ja) | ||
| JPS61191050A (ja) | 集積回路 | |
| JPH0774196A (ja) | 半導体集積回路装置 | |
| JPS59149033A (ja) | 半導体集積回路装置 | |
| JPS6159865A (ja) | 大規模集積回路チツプ | |
| JPH02216864A (ja) | 半導体集積回路装置 | |
| JPH0360054A (ja) | ゲートアレイ | |
| JPH05160343A (ja) | 半導体集積回路装置 | |
| JPH0513582A (ja) | 半導体装置の電源配線 |