JPS605963B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPS605963B2 JPS605963B2 JP4909177A JP4909177A JPS605963B2 JP S605963 B2 JPS605963 B2 JP S605963B2 JP 4909177 A JP4909177 A JP 4909177A JP 4909177 A JP4909177 A JP 4909177A JP S605963 B2 JPS605963 B2 JP S605963B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- value
- setting
- timer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Predetermined Time Intervals (AREA)
- Electromechanical Clocks (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は、既存の半導体メモリ、即ち、読出／書込メモ
リ（ＲＡＭ）及び読出尊用メモリ（ＲＯＭ）・・・・・
・特にプログラマブルなもの（ＰＲＯＭ）の二種類を使
用した汎用シーケンス制御装置に係り、その遅延出力に
対する時限設定機能（タイマ機能）に関するものであり
、上記ＲＯＭ（ＰＲＯＭ）にて時限設定した時のシステ
ム駆動時における変更を可能にしようとしたものである
。
リ（ＲＡＭ）及び読出尊用メモリ（ＲＯＭ）・・・・・
・特にプログラマブルなもの（ＰＲＯＭ）の二種類を使
用した汎用シーケンス制御装置に係り、その遅延出力に
対する時限設定機能（タイマ機能）に関するものであり
、上記ＲＯＭ（ＰＲＯＭ）にて時限設定した時のシステ
ム駆動時における変更を可能にしようとしたものである
。
従来、プログラムストアード方式の汎用シーケンス制御
装置において、プログラム及び制御用各種設定デー外ま
、一度プログラムしてお仇ま、電源断しても、消去、破
壊されることのない様に、磁気的、又は機械的な記憶の
方法に依るか逆に、停電しない様な電源、例えばバッテ
リー、ＣＶＣＦ等の電源設備に依って保護していた。
装置において、プログラム及び制御用各種設定デー外ま
、一度プログラムしてお仇ま、電源断しても、消去、破
壊されることのない様に、磁気的、又は機械的な記憶の
方法に依るか逆に、停電しない様な電源、例えばバッテ
リー、ＣＶＣＦ等の電源設備に依って保護していた。
しかし近年の半導体ＩＳＩ技術により、記憶素子として
半導体ＢＩが製作される様になり、この分野にも採用さ
れる様になった。この半導体メモリとしては、ＲＡＭと
ＲＯＭ（ＦＲＯＭ）が有り、プログラム或いは、制御用
各種設定データは、停電時もその記憶内容が破壊されな
い様にＲＯＭ（ＰＲＯＭ）に入れられる。第１図に、こ
のＲＯＭをプログラム、及び設定データの記憶用に使用
した例を示す。
半導体ＢＩが製作される様になり、この分野にも採用さ
れる様になった。この半導体メモリとしては、ＲＡＭと
ＲＯＭ（ＦＲＯＭ）が有り、プログラム或いは、制御用
各種設定データは、停電時もその記憶内容が破壊されな
い様にＲＯＭ（ＰＲＯＭ）に入れられる。第１図に、こ
のＲＯＭをプログラム、及び設定データの記憶用に使用
した例を示す。
第１図において、加減乗除等の演算を行う演算部ＰＵか
らのコモンバスＣＯＭ−ＢＵＳにＲＡＭ，ＰＲＯＭがそ
れぞれ接続されており、又演算部ＰＵ‘こはこれを直接
外部より操作制御出来る様に、コンリールパネルＣＳＬ
が接続されている。一方外部からの入力信号ｌｐ，，１
ｐ２，……ｌｐｎを受け取る入力回路にと外部への（接
点）出力ＯＰ，，ＯＰ２，・・・・・・ＯＰｎを出す出
力回路ＯＣがある。これらは、入出力状態を一時保持し
、レベル変換を行う入出力制御部のＢを介し、更に他の
種々端末装置とのデバイスのオン・オフ制御を行う入出
力制御部１０Ｃを介し、他の種々端末装置とのデータの
伝送路（母線）１／０一ＢＵＳに接続される。この１／
０一ＢＵＳと、前記ＣＯＭ−ＢＵＳとの間のデータの出
し入れ及び、前記ＦＲＯＭに書き込まれたプログラムの
判読実行は、シーケンスィンターフエース部ＳＥＱ−び
によって行われる。以上がシーケンス制御を行うために
必要な構成（第１図中“Ａ”部分）であり、その他１／
０一ＢＵＳには他の端末装置、例えばデジタル信号入力
用インターフェースモジュール０１、デジタル出力イン
ターフェースモジュールＤ○、アナログ信号入力用イン
ターフェースモジュールＡＩ、デジタル信号出力用イン
ターフェースモジュールＡＯ等の各種インターフェース
回路を取付けることができる。
らのコモンバスＣＯＭ−ＢＵＳにＲＡＭ，ＰＲＯＭがそ
れぞれ接続されており、又演算部ＰＵ‘こはこれを直接
外部より操作制御出来る様に、コンリールパネルＣＳＬ
が接続されている。一方外部からの入力信号ｌｐ，，１
ｐ２，……ｌｐｎを受け取る入力回路にと外部への（接
点）出力ＯＰ，，ＯＰ２，・・・・・・ＯＰｎを出す出
力回路ＯＣがある。これらは、入出力状態を一時保持し
、レベル変換を行う入出力制御部のＢを介し、更に他の
種々端末装置とのデバイスのオン・オフ制御を行う入出
力制御部１０Ｃを介し、他の種々端末装置とのデータの
伝送路（母線）１／０一ＢＵＳに接続される。この１／
０一ＢＵＳと、前記ＣＯＭ−ＢＵＳとの間のデータの出
し入れ及び、前記ＦＲＯＭに書き込まれたプログラムの
判読実行は、シーケンスィンターフエース部ＳＥＱ−び
によって行われる。以上がシーケンス制御を行うために
必要な構成（第１図中“Ａ”部分）であり、その他１／
０一ＢＵＳには他の端末装置、例えばデジタル信号入力
用インターフェースモジュール０１、デジタル出力イン
ターフェースモジュールＤ○、アナログ信号入力用イン
ターフェースモジュールＡＩ、デジタル信号出力用イン
ターフェースモジュールＡＯ等の各種インターフェース
回路を取付けることができる。
ただし、シーケンス制御を行うためには、“Ａ”部のみ
が有れば良く、他の部分は、特にその必要性がない限り
設備費の増加も著しいため、通常は取付けてし、ない。
この様なシーケンス制御装置におけるタイマの設定方法
、及び動作原理を第２図を用いて説明する。
が有れば良く、他の部分は、特にその必要性がない限り
設備費の増加も著しいため、通常は取付けてし、ない。
この様なシーケンス制御装置におけるタイマの設定方法
、及び動作原理を第２図を用いて説明する。
出力のうちの特定のデバイスをタイマデバイスＴ，，Ｔ
２，……Ｔｎに割りあて、このタイマデバイスの各々に
対応したＲＡＭのカウンターテーブルＣ−Ｔ，，Ｃ−Ｔ
２，……Ｃ−Ｔｎ及び、タイマ時限設定ＲＯＭテーブル
（ＰＲＯＭ内）ＭＡＸＴ，，ＭＡＸＴ２，・・・・・・
ＭＡＸＴｎを設けこれらＴ，，Ｔ２，・・・．・・Ｔｎ
のうち、運転開始後のシステムスキャンタイム又はその
倍数となる一定時間毎に、積算要求の出されているデバ
イス＝〔入一世力状態のチェック及びプログラムの進行
途上における指令に従って、積算要求の有無を各デバイ
ス毎に判定する〕に対して、順次対応するカウンタＣ−
Ｔ，，Ｃ−Ｔ２，・・・・・・ＣＴｎ、の積算（十１イ
ンクリメント）をＣのルートで行う。この様‘こして、
各タイマデバイスＴ，，Ｔ２，・・・・・・Ｔｎのカウ
ント要求に合わせて、一通り終了すると、設定テーブル
ＭＡＸ一Ｔ．，ＭＡＸ−Ｔ２，…・・・ＭＡＸＴｎと、
力ウンタＣ−Ｔ・，Ｃ−Ｔ２，……Ｃ−Ｔｎの比較をｃ
前両，ＣＭＰ２のルートでＰＵに入力して順次行い、（
カウント値）≧（設定値）になったタイマデバイスをタ
ーンオンさせる（６Ｓのルート）。この様な従来の方法
においては、設定データがＰＲＯＭに入っている（最初
にプログラムしておく）ため、シーケンス稼動中におけ
る設定変更は出来ず、書き換えが必要になった時には、
いったん運転を停止しなければならない。
２，……Ｔｎに割りあて、このタイマデバイスの各々に
対応したＲＡＭのカウンターテーブルＣ−Ｔ，，Ｃ−Ｔ
２，……Ｃ−Ｔｎ及び、タイマ時限設定ＲＯＭテーブル
（ＰＲＯＭ内）ＭＡＸＴ，，ＭＡＸＴ２，・・・・・・
ＭＡＸＴｎを設けこれらＴ，，Ｔ２，・・・．・・Ｔｎ
のうち、運転開始後のシステムスキャンタイム又はその
倍数となる一定時間毎に、積算要求の出されているデバ
イス＝〔入一世力状態のチェック及びプログラムの進行
途上における指令に従って、積算要求の有無を各デバイ
ス毎に判定する〕に対して、順次対応するカウンタＣ−
Ｔ，，Ｃ−Ｔ２，・・・・・・ＣＴｎ、の積算（十１イ
ンクリメント）をＣのルートで行う。この様‘こして、
各タイマデバイスＴ，，Ｔ２，・・・・・・Ｔｎのカウ
ント要求に合わせて、一通り終了すると、設定テーブル
ＭＡＸ一Ｔ．，ＭＡＸ−Ｔ２，…・・・ＭＡＸＴｎと、
力ウンタＣ−Ｔ・，Ｃ−Ｔ２，……Ｃ−Ｔｎの比較をｃ
前両，ＣＭＰ２のルートでＰＵに入力して順次行い、（
カウント値）≧（設定値）になったタイマデバイスをタ
ーンオンさせる（６Ｓのルート）。この様な従来の方法
においては、設定データがＰＲＯＭに入っている（最初
にプログラムしておく）ため、シーケンス稼動中におけ
る設定変更は出来ず、書き換えが必要になった時には、
いったん運転を停止しなければならない。
又、ＦＲＯＭの書き換えは、前述のＰＲＯＭの書き換え
装置などを使用したとしても、複雑な操作と、長い書き
換え時間を必要とする。このため運転をストップさせる
ことが出来ないプラント等においては、この様な書き換
えの方法を用いず、コアメモリ、機械的ラツチ機構等の
採用や、無停電々源設備等を用いねばならず、設備のコ
ンパクト化は果せず、又設備費も増大してしまう。本発
明は、半導体メモリを用いシーケンス制御を行うものに
於て、そのタイマ装置の時限設定を、システム嫁勤時で
も容易に変更できるようにした制御装置を提供すること
を目的とする。
装置などを使用したとしても、複雑な操作と、長い書き
換え時間を必要とする。このため運転をストップさせる
ことが出来ないプラント等においては、この様な書き換
えの方法を用いず、コアメモリ、機械的ラツチ機構等の
採用や、無停電々源設備等を用いねばならず、設備のコ
ンパクト化は果せず、又設備費も増大してしまう。本発
明は、半導体メモリを用いシーケンス制御を行うものに
於て、そのタイマ装置の時限設定を、システム嫁勤時で
も容易に変更できるようにした制御装置を提供すること
を目的とする。
以下本発明の一実施例を第３図乃至第５図を参照して説
明する。第３図は、第１図における出力回路ＯＣのデバ
イスをタイマデバイスＴ０１，Ｔ０２，……Ｔｏｎとし
て扱った場合の例で、インターフェースＳＥＱ−ＩＦに
接続される１／０−ＢＵＳに、タイマデ／ゞイスＴ○，
，Ｔ０２ ，……Ｔｏｎの数に対応した入力回路を有す
るアナログ入力用インターフェースモジュール（以下こ
れをアナログ入力装置と呼ぶ）ＡＩを接続する。そして
その各入力端子に、電源Ｅと、ボリウム（可変設定抵抗
器）ＶＲ一Ｔ，，ＶＲ一Ｌ，・・・・・・ＶＲ−Ｔｎと
から成る設定入力装置ＳＩを接続する。この部分と、Ｐ
ＲＯＭのプログラムに一部の変更及び最終設定データテ
ーブル（ＲＡＭ）の追加を除いては第１図と同様である
。第５図にもう少し詳しく示したのでこれを説明すると
、前記アナログ入力装置ＡＩは、１／０一ＢＵＳ及び制
御母線ＣＴＬ−ＢＵＳによりインターフェースＳＥＱ−
ＩＦを介して演算部ＰＵ‘こ接続されており、演算部Ｐ
Ｕからの入力指令が制御母線ＣＴＬ−ＢＵＳに乗せられ
ると、演算部ＰＵに指定されたアドレスの入力データが
１／０−ＢＵＳに乗せられ、演算部ＰＵへ送られる。
明する。第３図は、第１図における出力回路ＯＣのデバ
イスをタイマデバイスＴ０１，Ｔ０２，……Ｔｏｎとし
て扱った場合の例で、インターフェースＳＥＱ−ＩＦに
接続される１／０−ＢＵＳに、タイマデ／ゞイスＴ○，
，Ｔ０２ ，……Ｔｏｎの数に対応した入力回路を有す
るアナログ入力用インターフェースモジュール（以下こ
れをアナログ入力装置と呼ぶ）ＡＩを接続する。そして
その各入力端子に、電源Ｅと、ボリウム（可変設定抵抗
器）ＶＲ一Ｔ，，ＶＲ一Ｌ，・・・・・・ＶＲ−Ｔｎと
から成る設定入力装置ＳＩを接続する。この部分と、Ｐ
ＲＯＭのプログラムに一部の変更及び最終設定データテ
ーブル（ＲＡＭ）の追加を除いては第１図と同様である
。第５図にもう少し詳しく示したのでこれを説明すると
、前記アナログ入力装置ＡＩは、１／０一ＢＵＳ及び制
御母線ＣＴＬ−ＢＵＳによりインターフェースＳＥＱ−
ＩＦを介して演算部ＰＵ‘こ接続されており、演算部Ｐ
Ｕからの入力指令が制御母線ＣＴＬ−ＢＵＳに乗せられ
ると、演算部ＰＵに指定されたアドレスの入力データが
１／０−ＢＵＳに乗せられ、演算部ＰＵへ送られる。
演算部ＰＵからのアドレス指定は、アナログ入力装置Ａ
Ｉのチャンネル選択回路ＣＨＳに送られ、これによりマ
ルチプレクサＰＳにより、複数のアナログ入力袋櫨ＡＩ
への入力、即ち設定入力装置ＳＩからの入力のうちの一
つが選択される。選択されたアドレスへの入力は、フィ
ルタ回路ＦＣを通り、さらにオペレーショナルアンプＯ
Ａにより増幅され、アナログーデジタル変換器ＡＤに入
れられる。ここでは入力されたアナログ信号を、必要な
ｂｉｔ（この例では１沙ｉｔ）のディジタル信号に変換
し、その出力を１／０一ＢＵＳに乗せる。つまり、アナ
ログ入力装置ＡＩに入力されるアナログ入力信号±ＥＶ
に対して、サイン＋ｌｉｂｊｔのディジタル出力信号を
得ることができる。次に、設定入力装置ＳＩは、内部に
十Ｅｖｏｌｔの電圧を有する電源Ｅ（シーケンス制御装
置内で使用しているＬＳＩ用電源を流用すれば良い）を
設け、この両端にタイマの数に相当するボリウムＶＲ−
Ｔ，，ＶＲ−Ｔ２，・・・・・・ＶＲ−Ｔｎの各々の両
端を接続し、その可変接触子の端子を前記アナログ入力
装置ＡＩの各入力回路へ接続する。
Ｉのチャンネル選択回路ＣＨＳに送られ、これによりマ
ルチプレクサＰＳにより、複数のアナログ入力袋櫨ＡＩ
への入力、即ち設定入力装置ＳＩからの入力のうちの一
つが選択される。選択されたアドレスへの入力は、フィ
ルタ回路ＦＣを通り、さらにオペレーショナルアンプＯ
Ａにより増幅され、アナログーデジタル変換器ＡＤに入
れられる。ここでは入力されたアナログ信号を、必要な
ｂｉｔ（この例では１沙ｉｔ）のディジタル信号に変換
し、その出力を１／０一ＢＵＳに乗せる。つまり、アナ
ログ入力装置ＡＩに入力されるアナログ入力信号±ＥＶ
に対して、サイン＋ｌｉｂｊｔのディジタル出力信号を
得ることができる。次に、設定入力装置ＳＩは、内部に
十Ｅｖｏｌｔの電圧を有する電源Ｅ（シーケンス制御装
置内で使用しているＬＳＩ用電源を流用すれば良い）を
設け、この両端にタイマの数に相当するボリウムＶＲ−
Ｔ，，ＶＲ−Ｔ２，・・・・・・ＶＲ−Ｔｎの各々の両
端を接続し、その可変接触子の端子を前記アナログ入力
装置ＡＩの各入力回路へ接続する。
この場合、アナログ入力装置山の各入力端子での入力イ
ンピーダンスは、各ボリゥムのインピーダンスに比し、
非常に大きくとっておけばよい。そして、Ｅ電源のマイ
ナス側をアナログ入力装置山のコモン端子ＣＯＭに接続
し、接地しておけば、設定入力装置ＳＩの各ボリウムの
接触子の位置により、０〜十Ｅｖｏｌｔの連続的に変化
する電圧のうち、任意の一点をボリウム毎に設定するこ
とができる。次に第４図で示すように上記ボリゥムＶＲ
−Ｔ，，ＶＲ−Ｔ２，・・・・・・ＶＲ−Ｔｎとアナロ
グ入力装置山を使用した設定入力は、前記入力指令によ
り順次演算部ＰＵに取込まれ、当初ＦＲＯＭテーブルに
プログラムしておいた設定値ＳＴ−Ｔ．，ＳＴ−Ｌ，・
・…・ＳＴ−Ｔｎに乗じられ、その結果が順次最終設定
値ＲＡＭテーブルＭＡＸ−Ｔ，，ＭＡＸ−Ｔ２，……Ｍ
ＡＸ−Ｔｎに入れられる。
ンピーダンスは、各ボリゥムのインピーダンスに比し、
非常に大きくとっておけばよい。そして、Ｅ電源のマイ
ナス側をアナログ入力装置山のコモン端子ＣＯＭに接続
し、接地しておけば、設定入力装置ＳＩの各ボリウムの
接触子の位置により、０〜十Ｅｖｏｌｔの連続的に変化
する電圧のうち、任意の一点をボリウム毎に設定するこ
とができる。次に第４図で示すように上記ボリゥムＶＲ
−Ｔ，，ＶＲ−Ｔ２，・・・・・・ＶＲ−Ｔｎとアナロ
グ入力装置山を使用した設定入力は、前記入力指令によ
り順次演算部ＰＵに取込まれ、当初ＦＲＯＭテーブルに
プログラムしておいた設定値ＳＴ−Ｔ．，ＳＴ−Ｌ，・
・…・ＳＴ−Ｔｎに乗じられ、その結果が順次最終設定
値ＲＡＭテーブルＭＡＸ−Ｔ，，ＭＡＸ−Ｔ２，……Ｍ
ＡＸ−Ｔｎに入れられる。
（図中、扉；のルート）。以下、カウント方法、並びに
カウント値との比較、出力のターンオンの方法は従来例
と同じように行われる。以上のように本発明によれば、
従来のものに対して、タイマーデバイス数分の入力を受
けられる山モジュールと、ボリウムによる設定器を追加
することのみにより、ＲＯＭにブリセツトされた設定値
データに対してシステム稼動時であっても０〜１００％
、又は、０〜（設定値×整数倍）の最終設定値をＲＡＭ
データとして得ることが出釆る。
カウント値との比較、出力のターンオンの方法は従来例
と同じように行われる。以上のように本発明によれば、
従来のものに対して、タイマーデバイス数分の入力を受
けられる山モジュールと、ボリウムによる設定器を追加
することのみにより、ＲＯＭにブリセツトされた設定値
データに対してシステム稼動時であっても０〜１００％
、又は、０〜（設定値×整数倍）の最終設定値をＲＡＭ
データとして得ることが出釆る。
この最終設定値としては、設定変更にボリウムを使用す
るため連続的に行える。又、追加分の装置も、簡単で、
他のメモリ装置、又は無樟電々源を設けることに比べ、
大変安価となり、又、装置全体のコンパクト化の方向に
対しても、何らさまたげにならない利点がある。
るため連続的に行える。又、追加分の装置も、簡単で、
他のメモリ装置、又は無樟電々源を設けることに比べ、
大変安価となり、又、装置全体のコンパクト化の方向に
対しても、何らさまたげにならない利点がある。
第１図は従来例の構成図、第２図は従来のタイマ設定方
法を説明するための図、第３図は本発明による制御装置
の一実施例を示すブロック構成図、第４図は本発明に於
けるタイマ設定方法を説明するフローチャート、第５図
は本発明の要部であるアナログインターフェース及びボ
リウム部を詳細に示す回路ブロック図である。 ＰＵ…・・・演算部、ＳＥＱ−ＩＦ…・・・インターフ
ェース、ＩＣ・・・・・・入力回路、ＯＣ・・…・出力
回路、ＡＩ・・・・・・アナログインターフェース、Ｖ
Ｒ−Ｔ，，ＶＲ−Ｔ２，・・・・・・ＶＲ−Ｔｎ・・・
・・・ボリウム。 第１図第２図 第５図 第３図 第４図
法を説明するための図、第３図は本発明による制御装置
の一実施例を示すブロック構成図、第４図は本発明に於
けるタイマ設定方法を説明するフローチャート、第５図
は本発明の要部であるアナログインターフェース及びボ
リウム部を詳細に示す回路ブロック図である。 ＰＵ…・・・演算部、ＳＥＱ−ＩＦ…・・・インターフ
ェース、ＩＣ・・・・・・入力回路、ＯＣ・・…・出力
回路、ＡＩ・・・・・・アナログインターフェース、Ｖ
Ｒ−Ｔ，，ＶＲ−Ｔ２，・・・・・・ＶＲ−Ｔｎ・・・
・・・ボリウム。 第１図第２図 第５図 第３図 第４図
Claims (1)
- １ デイジタル演算を行う演算部と、この演算部から出
るコモンバスに接続されたＲＡＭ及びＲＯＭと、外部か
らの入力信号を受ける入力回路及び外部への出力信号を
出す出力回路と、前記入力回路及び出力回路とコモンバ
スとの間に設けられ入出力状態の管理及び前記ＲＯＭに
予め書き込まれた入出力制御プログラムや設定データの
判読を行い演算制御するインターフエースとを備え、前
記出力回路のうち特定のデバイスをタイマデバイスに割
りあてこのタイマデバイスに対応してカウンターテーブ
ルを設けると共に、基準値をプリセツトした前記ＲＯＭ
による設定テーブルを設け、更に前記インターフエース
の外側に、前記タイマーデバイス数に対応する数の設定
ボリウム及び、このボリウムにより設定した値を入力し
、アナログ−デジタル変換するアナログインターフエー
スを設け、上記ボリウムの設定値をデイジタル化して前
記演算部に与え、この演算部にて前記設定テーブルの基
準値に対する乗数として演算を行い、この演算値をタイ
マ設定値として前記ＲＡＭのデータとし、前記タイマデ
バイスのうち積算要求の出ているものに対応するカウン
タを、一定時間毎に積算させ、このカウンタの値と前記
タイマ設定値とを前記演算部にて一定周期毎に比較し、
カウンタの値≧タイマ設定値であれば前記タイマデバイ
スをターンオンするように構成した制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4909177A JPS605963B2 (ja) | 1977-04-30 | 1977-04-30 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4909177A JPS605963B2 (ja) | 1977-04-30 | 1977-04-30 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53136180A JPS53136180A (en) | 1978-11-28 |
| JPS605963B2 true JPS605963B2 (ja) | 1985-02-15 |
Family
ID=12821421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4909177A Expired JPS605963B2 (ja) | 1977-04-30 | 1977-04-30 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605963B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1116729A (en) * | 1978-07-28 | 1982-01-19 | Stephen E. Heeger | Sequence controller with microprocessor |
| JPS55166705A (en) * | 1979-06-12 | 1980-12-26 | Koyo Denshi Kogyo Kk | Sequence controller |
| JPS563487U (ja) * | 1979-06-20 | 1981-01-13 | ||
| JPS563485U (ja) * | 1979-06-20 | 1981-01-13 | ||
| JPS61143806A (ja) * | 1984-12-18 | 1986-07-01 | Mitsubishi Electric Corp | 制御回路装置 |
| JPS62254208A (ja) * | 1986-04-28 | 1987-11-06 | Fuatsuku Kk | Ｐｍｃパラメ−タ初期化方式 |
| JPH0277709U (ja) * | 1988-12-01 | 1990-06-14 |
-
1977
- 1977-04-30 JP JP4909177A patent/JPS605963B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53136180A (en) | 1978-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57117027A (en) | Signal sending and receiving circuit | |
| JPS605963B2 (ja) | 制御装置 | |
| US3529297A (en) | Hybrid interface having repetitious channel addressing | |
| EP0464393B1 (en) | Signal processor | |
| JPS62100143A (ja) | 無停電々源装置 | |
| JPH09160702A (ja) | 監視制御プログラムの動作再現方法および動作再現装置 | |
| JP2692444B2 (ja) | タイマ装置 | |
| JPS55105722A (en) | Initial program load system | |
| JP3125672B2 (ja) | ディジタルフィルタ | |
| SU699518A1 (ru) | Устройство дл ввода информации | |
| SU945903A1 (ru) | Аналоговое запоминающее устройство | |
| SU1422233A1 (ru) | Устройство оперативного контрол в системах автоматизированного управлени | |
| SU1742853A1 (ru) | Устройство дл управлени терминальной сетью | |
| JP2881199B2 (ja) | 直列データ制御装置 | |
| JPS5929837B2 (ja) | カレンダ−機能付小型電子装置 | |
| SU765881A1 (ru) | Аналоговое запоминающее устройство | |
| SU1193695A1 (ru) | Устройство дл задани граничных условий | |
| JPH01190042A (ja) | 時刻管理装置 | |
| JPS62198089A (ja) | 調光装置 | |
| JPH03273414A (ja) | 信号選択方式 | |
| JPH02121049A (ja) | 入出力装置 | |
| JPS6091822A (ja) | 電源制御回路 | |
| PL121696B1 (en) | Arrangement matching devices giving multidigit output information with analog quantity recording instrument,especially chart recorderojj vykhodnojj informaciejj s ustrojjstvom,registrirujuhhim analogovuju velichinu-glavnym obrazom samopishuhhego registrirujuhhego pribora | |
| JPS61121130A (ja) | 乗算器 | |
| Amundson | Implementation of a hybrid system interface |