JPS6058614B2 - Ｄｐｃｍ−ｐｃｍ変換装置 - Google Patents

Description

【発明の詳細な説明】 この発明はディジタル信号処理によつて、ＰＣＭ符号化
信号（以下ＰＣＭ信号と記す）とＤＰＣＭ符号化信号（
以下ＤＰＣＭ信号と記す）との相互変換が繰返される伝
送系に使用され、特にその伝送系において変換雑音が少
いように考慮されたＤＰＣＭ−ＰＣＭ変換装置に関する
ものである。

従来のＰＣＭ／ＤＰＣＭ変換回路はＰＣＭデコーダとＤ
ＰＣＭコータとの機能を、ＰＣＭ／ＤＰＣＭ変換回路は
ＤＰＣＭデコーダとＰＣＭコータとの機能をディジタル
処理でシミユレートしてそれぞれ変換を行なつていた。
従つてＰＣＭ信号とＤＰＣＭ信号とを相互に変換（ＰＣ
Ｍ／ＤＰＣＭ変換と記す）する回数を重ねると変換に伴
う雑音が相加する。表１に多段変換雑音が相加する場合
を示す。この表から理解されるように直線ＰＣＭとＤＰ
ＣＭとの変換の場合はＰＣＭ量子化ステップΔ２とＤＰ
ＣＭ量子化ステップΔＤとの関係がΔＰ〉ΔｏでＤＰＣ
Ｍ過負荷時に多段変換雑音が相加する。

また非直線ＰＣＭとＤＰＣＭとの変換の場合は、ＰＣＭ
量子化ステップΔＰ，ｐ″とＰＣＭ量子化ステップΔｏ
との関係がΔ，″〉Δｏ〉Δ２の時と、Δ，〉ΔｏでＤ
ＰＣＭ過負荷の時に多段変換雑音が相加する。第１図に
従来変換回路を示す。この図は非直線ＰＣＭまたは直線
ＰＣＭ＜５ＤＰＣＭとの相互変換の場合であり、ＰＣＭ
及びＤＰＣＭ符号化方式の各サンプリング周波数はＦｓ
（Ｈｚ）（サンプリング周期１／Ｆｓ＝Ｔｓ）とする。
ＰＣＭ／ＤＰＣＭ変換は第１図ａに示すように、入力端
子１から入力したＰＣＭ信号はＰＣＭ復号回路２によつ
てそのＰＣＭ圧伸特性に従つて（入力ＰＣＭ信号が直線
ＰＣＭの場合は不用てある）直線ＰＣＭ信号Ｘに変換さ
れ、ディジタル差分回路３で予測回路５の出力値Ｙを差
し引かれる。その差信号ＺはＤＰＣＭ量子化回路４で量
子化されて信号７としてディジタル加算回路６と、ＤＰ
ＣＭ復号化回路８とに出力される。加算回路６はこの信
号７と予測出力Ｙとを加算してその和信号ｗを遅延記憶
回路７に出力する。回路７は和信号Ｗを時間Ｔｓだけ遅
延記憶して次の標本時間に予測回路５に出力し、予測回
路５は和信号ｗにもとづいて次の入力標本値を予測する
。ＤＰＣＭ復号化回路８は信号７をＤＰＣＭ符号化して
出力端子９に出力する。ＰＣＭ／ＤＰＣＭ変換回路は以
上の動作Ｔｓ周期で繰返す。また第１図ｂに示すＤＰＣ
Ｍ／ＰＣＭ変換回路も以下の動作をＴｓ周期て繰返す。

ます入力端子１０から入力したＤＰＣＭ信号をＤＰＣＭ
復号化回路１１で復号し、この復号信号Ａをディジタル
加算回路１２に出力する。加算回路１２は信号Ａと予測
回路１３からの予測信号Ｂとを加算してその加算信号Ｃ
を直線ＰＣＭ／ＰＣＭ変換回路１５及び遅延記憶回路１
４に出力する。回路１４は信号Ｃを次の標本周期まで遅
延記憶して予測回路１３に加える。予測回路１３は次の
標本周期に加算信号Ｃに基ついて次の予測値を出力する
。変換回路１５は加算信号ＣをＤＰＣＭ符号化して出力
端子１６に出力する。以上ＰＣＭ／ＤＰＣＭ変換回路の
動作と、ＤＰＣＭ／ＰＣＭ変換回路の動作とを説明した
。

次にＰＣＭ／ＤＰＣＭ変換した後、ＤＰＣＭ／ＰＣＭ変
換をし、更にＰＣＭ／ＤＰＣＭ変換を行なうと変換雑音
が相加することを示す。まずＰＣＭ量子化ステップを標
本値がＸ１の場合Δ２とし、ＰＣＭ量子化回路４のＤＰ
ＣＭ量子化特性は直線としてそのＰＣＭ量子化ステップ
Δ。とする第２図にその構成図を示し、第１図ａに示し
たＰＣＭ／ＤＰＣＭ変換回路１７の出力側に第１図ｂに
示したＤＰＣＭ／ＰＣＭ変換回路１８が接続され、更に
その出力側に第１図ａで示したＰＣＭ／ＤＰＣＭ変換回
路１９が接続される。

入力端子１に入力したＰＣＭ信号は変換回路１７にて変
換され、その出力端子９にＤＰＣＭ信号として出力され
る。この出力されたＤＰＣＭ信号は変換回路１８に入力
されてＰＣＭ信号に変換され、端子１６に出力される。
こ９ＰＣＭ信号を再びＤＰＣＭ信号に変換するため端子
１″を通して変換回路１９に入力し、その出力端子９″
にＤＰＣＭ信号を得る。以上の動作をＴｓ周期で繰返す
。変換回路１９において第１図ａの各部と対応する部分
には同一番号にダツシユ１″ョを付けて示してあり、ま
た対応する信号は同一符号に添年ＲｌＪを付けて示して
ある。第２図に示す回路を多段に接続すると１段目変換
雑音に２段目以後の変換雑音が相加する場合を表１に示
す。

表１に示す変換雑音が相加する場合＃１，＃２，＃３に
ついて示す。ただし、遅延記憶回路７，１４，７″の各
記憶内容の初期値は同一と仮定する。（従つてＹ＝Ｂ＝
Ｙ１である）。１） 直線ＰＣＭ．（５ＤＰＣＭとの相
互変換＃１ Δ２〉ΔｏかつＤＰＣＭ過負荷の場合第３
図に、第２図に示す回路内の信号を示す。

入力端子１に加えられたＰＣＭ信号は復号回路２を介し
て直線ＰＣＭ信号Ｘになり、差回路３に加えられる。こ
のときの予測値はＹ１予測誤差はＺであるから、とヂる
。

この予測誤差Ｚは正の過負荷レベルｌを越えている。（
ＤＰＣＭ過負荷）したがつてＺを量子化した値ｊはただ
しｌδＤｌ〉ΔＤ／２ となる。

このとき局部復号信号Ｗはである。

次のＤＰＣＭ／ＰＣＭ変換回路１８では１を符号化した
信号を受信し、ＤＰＣＭ復号化回路１１を介して信号Ａ
に復元する。従つてである。

また仮定よりとなる。

この和信号ＣをＰＣＭ量子化した信号Ｘ１はとする。

２段目ＰＣＭ／ＤＰＣＭ変換回路１９はこのＰＣＭ量子
化された信号Ｘ１を入力して、ＤＰＣＭ信号を出力する
。

予測値はＹ１で、その予測誤差は乙である。仮定よりで
ある。このとき式（６），（７），（８），（９），（
１０よりただし１ΔＤ−δｐ１くΔＤ／２とタリぅ乙を
量ヂ焦した乙は となる。

このときＷ１はとなる。

式（２）に示すように１段目ＰＣＭ／ＤＰＣＭ変換回路
１７内てＤＰＣＭ量子化を行ない、これに伴いＰＣＭ／
ＤＰＣＭ変換雑音が生じ、また式（１１）（１２）に示
すように２段目ＰＣＭ／ＤＰＣＭ変換回路１９内て再び
ＤＰＣＭ量子化を行い、これに伴つて再びＰＣＭ／ＤＰ
ＣＭ変換雑音が生じる。

これ等１段目ＰＣＭ／ＤＰＣＭ変換雑音に２段目変換雑
音が相加している。また次の標本化周期（Ｔｓ）後では
Ｗ１〜Ｗのため１段目、２段目のＰＣＭ／ＤＰＣＭ予測
値が異なり、このために１段目、２段目で各々ＤＰＣＭ
量子化を行なうことになり、変換雑音ｌが相加するよう
になる。■） 非直線ＰＣＭ（５ＤＰＣＭとの相互変換
＃２ Δ９″〉Δｏ〉Δ９かつＤＰＣＭ非過負荷この場
合の第２図に示した回路内信号を、第４図に示す。

入力端子１に加えられたＰＣＭ信号はＰＣＭ復号回路２
を介して直線ＰＣＭ信号ｘになり差回路３に加えられる
。このときの予測値はＹ１予測誤差はＺであるから、と
なる。

この予測誤差は非過負荷であるからとする。このときで
ある。

また次のＤＰＣＭ／ＰＣＭ変換回路１８では、ｊを符号
化した信号を受信し、ＤＰＣＭ復号化回路１１を介して
信号Ａに復元する。従つてである！また仮定よりである
。

このときＣはとなる。

このＣをＰＣＭ量子化した信号Ｘ１はとする。次の２段
目ＰＣＭ／ＤＰＣＭ変換回路１９はこのＰＣＭ量子化さ
れた信号Ｘ１を入力して、ＤＰＣＭ信号を出力する。予
測値はＹ１で、その予測誤差は乙である。仮定よりてあ
る。

また乙は式（２２）よりただし り２回のＤＰＣＭ量子化行なわれている。

従つて変換雑音が相加している。＃３ Δ，〉Δｏかつ
ＤＰＣＭ過負荷、非直線ＰＣＭ＃１と同様の過程で多段
変換雑音が生じ、また＃１で述べたことはＰＣＭが直線
、非直線にかかわらず言える。

従つてこの場合の説明は省略する。以上述べたように従
来のＰＣＭ−ＤＰＣＭ変換回路では表１に示したように
＃１，＃２，＃３の場合に多段変換雑音が相加する欠点
があつた。

この発明はこれらの欠点を除去するために、ＤＰＣＭ／
ＰＣＭ変換回路内のＰＣＭ量子化特性を入力信号に応じ
て変化させることにより変換を繰返しても変換雑音が相
加されないＤＰＣＭ−ＰＣＭ変換装置を提供することに
ある。第５図はこの発明による変換装置の実施例を示し
、第１図ｂ中の対応するものには同番号を付けてある。

この発明ては直線ＰＣＭ／ＰＣＭ変換回路１５の代りに
ＰＣＭ量子化符号化回路２０を設ける。このＰＣＭ量子
化符号化回路２０はＴｓ周期毎に入力端子１０と加算回
路１２とから入力され、これ等入力信号に従つてその量
子化特性を変えて加算出力信号ＣをＰＣＭ量子化符号化
して出力端子１６に出力する。第９図にＰＣＭ量子化符
号化回路２０の回路構成例を示す。

入力端子２２から加算回路１２の加算出力Ｃが量子化回
路２４へ供給され、量子化回路２４は量子化出力ｑ（ｃ
）＝ｄを加算器３０へ出力し、またその量子化ステップ
Δｐ＝ｅと、ｑ（ｃ）−Ｃ〉０またはｑ（Ｃ）−Ｃ＝０
またはｑ（Ｃ）−Ｃ〈０かを示す信号γとを補正信号発
生回路２６へ出力し、かつ回路２４はｅと、Ｃ≧０のと
き、ｑ（Ｃ）より１量子化レベル大きい所の量子化ステ
ップ、Ｃく０のときｑ（ｃ）より１量子化レベル小さい
所のＰＣＭ量子化ステップｆを切換制御信号発生回路２
７に出力する。一方入力端子１０からのＤＰＣＭ信号は
ＤＰＣＭ過負荷検出器２５に入力され、正、負の過負荷
、非過負荷を示す信号ｍが補正信号発生回路２６に出力
される。この補正信号発生回路は入力された信号Ｍ，ｅ
，γより、ｍが正の過負荷を示し、かつγがｑ（ｃ）−
Ｃ〈０を示す場合ΔＰを、ｍが負の過負荷を示しかつγ
がｑ（Ｃ）−Ｃ〉０を示す場合−ΔＰをそれぞれ加算器
３０に入力して量子化出力ｄに加え、つまり信号ｒと信
号ｍとから過負荷状態を強調するような量子化出力ｑ（
ｃ）を検出し、これを所定値たけ補正し、その補正出力
、つまり加算回路３０の加算出力ｊは切換回路３２の一
方の入力とされる。端子２２からの加算出力Ｃは量子化
回路２８及び２９にもそれぞれ供給され、回路２８では
Ｃ＋Δｏ／２を量子化してｑ（Ｃ＋Δ。／２）＝ｈを、
回路２９はＣ−ΔＤ／２を量子化してｑ（Ｃ−Δｏ／２
）＝ｉをそれぞれ比較器３１へ出力する。比較器３１に
は端子２２からの加算出力Ｃも入力さ＾、ｈ＜５１の内
Ｃとの差の小さい方ｐを切換回路３２の他方の入力ｐと
して出力する。切換回路３２は回路２７からの制御信号
ｇにより制御され、信号Ｊ，ｐの何れか一方をＰＣＭ量
子化符号化回路２０の出力ｌとして出力端子１６へ出力
する。Δ２″〉Δｏ〉Δ２の場合、切換信号発生回路２
７はΔ２″〉Δｏ〉Δ２てあることを検出し、切換回路
３２を比較器３１側に接続する信号ｇを発生する。

比較器３１では量子化回路２８，２９で量子化されたｑ
（Ｃ＋Δｏ／２）＝Ｈ．．ｑ（Ｃ−Δｏ／２）＝ｉの内
信号Ｃとの差が小さい方を出力するため、その出力がＰ
ＣＭ量子化符号化出力ｅとして端子１６に出力される。
次にΔＰ″〉ΔＤ〉Δｐでない場合は切換信号発生回路
２７でΔ，″〉Δｏ〉Δ，でないことが検出され、その
出力ｇにより切換回路３２は加算器３０側へ接続される
。

一方ＰＣＭ過負荷検出器２５で入力されたＤＰＣＭ信号
Ｄが正の過負荷、負の過負荷、非過負荷の何れかである
か検出され、この信号ｍと、量子化出力ｑ（ｃ）＝ｄが
加算信号Ｃと等しいか、大きいか小さいかを示す信号γ
と、量子化ステップΔＰとから、補正信号発生回路２６
はγがｑ（Ｃ）−Ｃく０を示しかつｍが正のＤＰＣＭ過
負荷を示す場合Δ，を、γがｇ（ｃ）−Ｃ〉０を示しか
つｍが負のＤＰＣＭ過負荷を示す場合−ΔＰを、γとｍ
とがそれ以外の場合は０を出力する。従つてＤＰＣＭが
正の過負荷でｑ（Ｃ）−Ｃく０の場合はｑ（ｃ）＋Δ２
が、ＤＰＣＭが負の過負荷でｑ（ｃ）−Ｃ〉０の場合は
ｑ（Ｃ）−Δ，が、それ以外の場合はｑ（Ｃ）がＰＣＭ
量子化符号化回路２０の出力として端子１６に得られる
。従来回路による多段接続回路構成（第２図）に対応す
る多段接続回路を構成第６図に対応する部分に同一符号
を付けて示す。

この例はＰＣＭ／ＤＰＣＭ変換回路１７及び１９間のＤ
ＰＣＭ／ＰＣＭ変換回路２１は第５図に示した回路が使
用される。入力端子１から入力したＰＣＭ信号はＰＣＭ
／ＤＰＣＭ変換回路１７によつてＤＰＣＭ信号に変換さ
れて出力端子９より出力される。そのＤＰＣＭ信号はＤ
ＰＣＭ／ＰＣＭ変換回路２１に加えられ、この回路２１
によつてＰＣＭ信号に変換されて、出力端子１６から出
力される。その出力されたＰＣＭ信号はＰＣＭ／ＤＰＣ
Ｍ変換回路１９に入力されて再びＤＰＣＭ信号に変換さ
れて出力端子９″より出力される。以上の動作でＴｓ周
期で繰返す。次にこの実施例の改造ＰＣＭ量子化関数と
多段接続回路構成における雑音相加持性について、表１
に示すＩ）直線ＰＣＭとＤＰＣＭとの相互変換（＃１）
、■）非直線ＰＣＭ．５ＤＰＣＭとの相互変換（＃２，
＃３）の各場合に分けて述べる。１） 直線ＰＣＭ．ｌ
５ＤＰＣＭとの相互変換（Δ２〉 Δの場合）従来のＰ
ＣＭ量子化関数をＱＰｌ改造ＰＣＭ量子化関数Ｑ，とす
る。

このとき入力端子１０から入力する信号（ＤＰＣＭ信号
でＤと記す）が最大振幅値を示す信号以外はＰＣＭ量子
化符号化回路２０において従来通りの量子化を行ない、
最大振幅値を示す信号の場合には以下に述べるように加
算回路１２からの入力信号ＣをＰＣＭ量子化して出力す
る。定義１：Ｑｐ （１）入力信号Ｄが最大振幅値を示さない場合”（２）
Ｄが正の最大振幅値を示す場合（１）Ｑ，（Ｃ）−Ｃ≧
０ならばＱｐ（Ｃ）＝Ｑｐ（Ｃ）（１１）Ｑｐ（ｃ）−
Ｃ〈０ならばＱｐ（Ｃ）より１量子化ステップだけ大き
な量子化レベルＱｐ″（ｃ）に量子化する。

？゜つてＤ−ふ正の最大振幅値を示す場合は常にとなる
。

（３）Ｄが負の最大振幅値を示す場合 （ｉ）Ｑｐ（Ｃ）−Ｃ≦０ならばＱｐ（ｃ）＝Ｑｐ（ｃ
）（Ｉｉ）Ｑｐ（Ｃ）−Ｃ〉０ならばＱｐ（Ｃ）より１
量子化ステップだけ小さな量子化レベルＱｐ″（Ｃ）に
量子化する。

Ｑｐ（ｃ）＝Ｑｐ″（ｃ） したがつてＤが負の最大振幅値を示す場合はとなる。

上述のＰＣＭ量子化特性Ｑｐを持つたＤＰＣＭ／ＰＣＭ
変換回路２１を用いて、第６図に示す多段接続回路構成
における雑音相加持性について述べる。

＃１ Δ２〉Δ。

かつＤＰＣＭ過負荷の場合第６図に示した回路内の信号
を第７図に示す。入力端子１に加えられたＰＣＭ信号は
直線ＰＣＭ信号Ｘとされて差回路３に加えられる。この
ときこの１段目ＰＣＭ／ＤＰＣＭ変換回路１７は従来回
路と同一であるから、式（１），（２），（３）は成立
つ。次のＤＰＣＭ／ＰＣＭ変換回路２１では、従来回路
と異なる部分はＰＣＭ量子化符号化回路２０だけてある
。従つて式（４），（５），（６）は成立する。次に式
（６）で示されるＣをＰＣＭ量子化するが、回路２０の
ＰＣＭ量子化関数はＱｐであるから、ＣをＰＣＭ量子化
した信号Ｘ１はである。

今、Ｄは正のＤＰＣＭ過負荷であることを示しているの
で、である。

−２段目ＰＣＭ／ＤＰＣＭ変換回路１９はこのＰＣＭ
量子化された信号Ｘ１を入力してＤＰＣＭ信号を出力す
る。

予測値はＹ１てその予測誤差はＺ１である。仮定より、
てある。４は式（６），（７）″，（８Ｙ，（９）″，
０ａよりと夕るュｊは最大量子化レベルであるからとな
る。

このときＷ，はＤＰＣＭ変換回路１７，１９におけるＤ
ＰＣＭ量子化信号は同一となる。

また式（６），（１３）″によりＷ＝Ｃ＝Ｗ１となり遅
延記憶回路７，１４，７″の内容は一致する。従つてＴ
ｓ周期後の予測値も一致する。また以上より２段目ＰＣ
Ｍ／ＤＰＣＭ変換では変換雑音は生じないことが言える
。■） 非直線ＰＣＭ．ｌ５ＤＰＣＭとの相互変換この
場合はＩ）の場合と異なり、回路２０のＰＣＭ量子化符
号化回路の量子化関数を以下のよノうに変える。

この郷合の量子化関数をＱｐ″とする。定義■：Ｑｐ″ Ｃを量子化する場合、Ｑｐ（Ｃ＋ΔＤ／２）、Ｑｐ（Ｃ
−Δｏ／２）のうちＣとの差の絶対値が小さい・方をＱ
ｐ″（Ｃ）とする。

（（≠ｊ土＝？÷） このとき、上述のＰＣＭ量子化特性を持つた”ＤＰＣＭ
／ＰＣＭ変換回路２１を用いて第６図に示す多段接続回
路構成における雑音相加持性について述べる。

＃２ Δ２″〉Δｏ〉Δ９の場合 第６図に示す回路内の信号を第８図に示す。

入力端子１に加えられた信号はＰＣＭ復号回路２を介し
て直線ＰＣＭ信号Ｘになり、差回路３に加えられる。こ
のときこの１段目ＰＣＭ／ＤＰＣＭ変換回路は従来回路
と同一であるから式（１０，（１５），（１６），（１
７）は成立つ。次のＤＰＣＭ／ＰＣＭ変換回路２１は、
従来回路と異なる部分は回路２０だけである。したがつ
て式（１８），（１９），（２０）は成立する。次に（
２０）で示されるＣをＰＣＭ量子化するが、ＰＣＭ量子
化符号化回路２０のＰＣＭ量子化関数はＱｐ″であるか
ら、Ｃを量子化した信号Ｘ１はである。このとき式（１
４），（１５），（１６），（１７），（２０）より、
であるから となる。

式０６）より１δ。−ΔＪ２（くΔ９冫？であるから、
Ｑｐ（Ｃ＋ΔＣ．／２）＝Ｘ （３１と
なり、であるから となる。

従つてＸ１はとなる。

従つて２段目ＰＣＭ／ＤＰＣＭ変換回路１９はこのＰＣ
Ｍ量子化された信号Ｘ１を入力して、ＤＰＣＭ信号を出
力する。

予測値はＹ１で、その予測誤差は乙てある。仮定よりで
ある。

また乙はとなる。

従つてとなる。

従つてこの場合も式（３８）より１段目、２段目ＰＣＭ
／ＤＰＣＭ変換回路１７，１９におけるＤＰＣＭ量子化
信号が同一になることがわかる。

また（２０），（３９）よりＷ＝Ｃ＝Ｗ１となる。この
ことから２段目ＰＣＭ／ＤＰＣＭ変換回路１９ては変換
雑音は生じてないことがわかる。またＷ＝Ｃ＝Ｗ１であ
るから、遅延記憶回路７，１４，７″の内容は一致し、
Ｔｓ周期後の予測値も一致する。＃３ Δ２〉Δｏかつ
ＤＰＣＭ過負荷（非直線ＰＣＭ）従来技術を述べた所で
この場合の多段変換相加雑音は＃１の場合の過程で生じ
ることを述べた。

また、＃１の場合における多段変換相加雑音は回路２０
のＰＣＭ量子化関数をＱｐにすることによつて除去でき
る。定義■で定義されたＱｐ″は＃１におけるＱｐをも
とに定義したため、＃１と同様な過程で生じる雑音は除
去できる。従つて定義■で定義されたＰＣＭ量子化特性
を持つＤＰＣＭ−ＰＣＭ変換回路２１は＃１と同時に＃
３の場合の多段変換雑音を除去てきる。以上直線ＰＣＭ
もしくは非直線ＰＣＭ．ｌ５ＤＰＣＭとの相互変換回路
を２段に接続しても、１段目以上の雑音が相加しないこ
とを述べた。これは３段以上接続しても同様である。ま
た以上の例ではＰＣＭは直線ＰＣＭもしくは非直線ＰＣ
Ｍと直線ＤＰＣＭとの相互変換について述べたが、この
発明はＤＰＣＭがアタプテイブ量子化ＤＰＣＭまたはア
ダプテイブ予演１１ＤＰＣＭ等の場合でも適用できる。

以上説明したようにこの発明の変換装置によつてＰＣＭ
−ＤＰＣＭ相互変換を何度繰返し行なつても、その変換
雑音は一度ＰＣＭ−ＤＰＣＭ相互変換を行つた時に生じ
る雑音だけで、変換回数が増えても変換雑音は増加しな
い。

このため数度ＰＣＭ−ＤＰＣＭ相互変換を繰返す場合は
、変換雑音が小さくて済むという利点がある。

【図面の簡単な説明】

第１図ａは従来のＰＣＭ／ＤＰＣＭ変換回路、第１図ｂ
は従来のＤＰＣＭ／ＰＣＭ変換回路、第２図は従来のＰ
ＣＭ／ＤＰＣＭ．．ＤＰＣＭ／ＰＣＭ，．ＰＣＭ／ＤＰ
ＣＭ変換回路の直列接続構成図、第３図はΔ２〉ΔＤの
場合の第２図に示した回路内信号図、第・４図はΔＰ″
〉ΔＤ〉ΔＰの場合の第２図に示した回路内信号図、第
５図はこの発明のＰＣＭ／ＤＰＣＭ変換回路図、第６図
はこの発明による回路を用いたＰＣＭ／ＤＰＣＭ，．Ｄ
ＰＣＭ／ＰＣＭ．．ＰＣＭ／ＤＰＣＭ変換回路を直列に
接した場合の回路構成図、第７・図はΔＰ〉ΔＤにおけ
る第６図に示した回路内の信号図、第８図はΔ２″〉Δ
ｏ〉Δ２における第６図に示した回路内の信号図、第９
図はＰＣＭ量子化符号化回路２０の構成例を示すブロッ
ク図である。 １・・・・・・入力信号端子、２・・・・・・ＰＣＭ復
号回路、ノ３・・・・・・ディジタル差分回路、４・・
・・・ディジタルＤＰＣＭ量子化回路、５・・・・・・
予測回路、６・・・・・・ディジタル加算回路、７・・
・・・・遅延記憶回路、８・・・ＤＰＣＭ符号化回路、
１０・・・・・・入力端子、１１・・・ＤＰＣＭ復号化
回路、１２・・・・ディジタル加算回路、１３・・・・
・予測回路、１４・・・・・遅延記憶回路、１５・・・
・・直線ＰＣＭ／ＰＣＭ変換回路、１６・・・・・・出
力端子、１７，１９・・・・・・ＰＣＭ／ＤＰＣＭ変換
ブロック、１８，２１・・・・・・ＤＰＣＭ／ＰＣＭ変
換ブロック、２０・・・・・ＰＣＭ量子化符号化回路。

Claims (1)

【特許請求の範囲】
1. １ 入力端子から入力されたＤＰＣＭ符号化信号を復号
   するＤＰＣＭ復号化回路と、そのＤＰＣＭ復号化回路か
   らの復号信号と予測信号とを加算する第１加算回路と、
   その第１加算回路の加算出力を遅延する遅延回路と、そ
   の遅延回路の出力に基づき上記予測信号を作成する予測
   回路と、上記第１加算回路の加算出力及び上記入力ＤＰ
   ＣＭ符号化信号を入力し、ＰＣＭ符号化信号を出力端子
   に出力するＰＣＭ量子符号化回路とを具備し、上記ＰＣ
   Ｍ量子化符号化回路は上記第１加算回路の加算出力Ｃを
   量子化した量子化出力ｑ（ｃ）、量子化ステップΔＰ、
   加算出力Ｃと量子化出力ｑ（ｃ）との大小関係を示す信
   号及び加算出力Ｃが正の場合、上記量子化出力ｑ（ｃ）
   より１量子化レベル大きい所の量子化ステップ、一方加
   算出力Ｃが負の場合、上記量子化出力ｑ（ｃ）より１量
   子化レベル小さい所の量子化ステップΔＰ′を出力する
   第１量子化回路と、上記入力ＤＰＣＭ符号化が過負荷か
   否かを示す信号を出力するＤＰＣＭ過負荷検出器と、そ
   のＤＰＣＭ過負荷検出器の出力信号と、上記第１量子化
   回路からの上記大小関係を表示する信号とから過負荷状
   態を強調するような量子化出力ｑ（ｃ）を検出してこれ
   を所定値だけ補正する補正信号を出力する補正信号発生
   回路と、その補正信号発生回路の補正信号を上記第１量
   子化回路からの量子化出力ｑ（ｃ）に加算して補正する
   第２加算回路と、上記加算出力Ｃを入力し、その加算出
   力Ｃに対し、上記ＤＰＣＭ符号化信号の量子化ステップ
   ΔＤの２分の１をそれぞれ加算、減算したものを量子化
   する第２、第３量子化回路と、これら第２、第３量子化
   回路の量子化出力と上記加算出力Ｃとを比較し、その加
   算出力Ｃに近い方の量子化出力を出力する比較器と、上
   記第１量子化回路からの量子化ステップΔＰ、ΔＰ′を
   入力し、ΔＰ′＞ΔＤ＞ΔＰを検出して切換制御信号を
   発生する切換信号発生回路と、その切換信号発生回路か
   らの切換制御信号により上記比較器の量子化出力を上記
   出力端子へ出力し、その他は上記第２加算回路の出力を
   上記出力端子へ出力する切換回路とよりなるＤＰＣＭ−
   ＰＣＭ変換装置。