JPS6057978A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6057978A JPS6057978A JP58166982A JP16698283A JPS6057978A JP S6057978 A JPS6057978 A JP S6057978A JP 58166982 A JP58166982 A JP 58166982A JP 16698283 A JP16698283 A JP 16698283A JP S6057978 A JPS6057978 A JP S6057978A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- type
- electrode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 230000005669 field effect Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 125000005842 heteroatom Chemical group 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超高速の半導体装置に関するものである。
従来例の構成とその問題点
第１図は、従来のショットキゲート型電界効果型トラン
ジスタの１つＧａＡｓ１用いたＭＥＳＦＥＴの構造図を
示したものである。１は半絶縁性ＧａＡｓ基板、２はｎ
形活性層、３はソース電極、５はドレイン電極、４はゲ
ート電極を示す。又、６はゲート電極４とｎ形活性層２
のショットキー接合で生じる空乏層を示している。
ジスタの１つＧａＡｓ１用いたＭＥＳＦＥＴの構造図を
示したものである。１は半絶縁性ＧａＡｓ基板、２はｎ
形活性層、３はソース電極、５はドレイン電極、４はゲ
ート電極を示す。又、６はゲート電極４とｎ形活性層２
のショットキー接合で生じる空乏層を示している。
動作は、ゲート電極４に加える電圧により、空乏層６の
厚さを変化させ、ソース電極３．ドレイン電極６間の活
性層２のコンダクタンスを変化させるものである。主に
このコンダクタンスの変化は、空乏層６の変化によるキ
ャリア濃度の変化によるものである。このために、キャ
リアの横方向の再分布が必要であり、そのためには、あ
る長さの時間を要する。
厚さを変化させ、ソース電極３．ドレイン電極６間の活
性層２のコンダクタンスを変化させるものである。主に
このコンダクタンスの変化は、空乏層６の変化によるキ
ャリア濃度の変化によるものである。このために、キャ
リアの横方向の再分布が必要であり、そのためには、あ
る長さの時間を要する。
発明の目的
本発明は、従来の電界効果型トランジスタよりさらに高
速の半導体装置を提供するものである。
速の半導体装置を提供するものである。
発明の構成
本発明は、高純度、高低抗層のｉ層を活性層として、そ
の−主面には活性層より電子親和力が小さいｎ形の層を
設け、活性層の界面にヘテロ接合による電子蓄積層が形
成されている。又、他の主而は、絶縁膜を介して電極が
設けられ、いわゆるｈＡ Ｉ Ｓ構造となっており、活
性層界面にＭＩＳによる成子蓄積層が形成できるように
なってバる。
の−主面には活性層より電子親和力が小さいｎ形の層を
設け、活性層の界面にヘテロ接合による電子蓄積層が形
成されている。又、他の主而は、絶縁膜を介して電極が
設けられ、いわゆるｈＡ Ｉ Ｓ構造となっており、活
性層界面にＭＩＳによる成子蓄積層が形成できるように
なってバる。
又、ｎ形層の上にも電極が設けられ、２つの電極に電圧
倉ノＪ目えることにより、活性層に生じるヘテロ接合に
よる電子蓄積層と、ＭＩＳによる電子蓄積層のチャンネ
ルの切り換えを行なうことにより、従来の電界効果屋ト
ランジスタより高速の半導体装置を得るものである。
倉ノＪ目えることにより、活性層に生じるヘテロ接合に
よる電子蓄積層と、ＭＩＳによる電子蓄積層のチャンネ
ルの切り換えを行なうことにより、従来の電界効果屋ト
ランジスタより高速の半導体装置を得るものである。
実施列の説明
第２図は、本発明の一実施例の構造図全示したものであ
る。図において７，８はｎ＋形ＧａＡｓ層、９はキャリ
ア７農度が１０１２〜１０１４ｍ−３の高純度、高抵抗
（ｉ層）のＧａＡｓ層、１０はキャリアＩＦ度か１０
〜１０ ｔｙｎ のｎ形Ｇａ Ａｌｏ、３ＡｓＯ，７層
、１３は第１のゲート電極に当るへ２電極、１４は５１
０２ ＋ Ｓ １３Ｎ４＄の絶縁膜、１６は第２のゲー
ト電極に当るＡ２電極、１１，１２はそれぞれｎ 形Ｇ
ａＡｓ層７，８とオーミック特性をとるＡｕＧｅ金属か
らなるソース電極、ドレイン電極を示している。なおＧ
ａ Ａｎｏ、 ３Ａｓ０．７層１ｏの厚さは通前第１の
ゲート電極１３に加わる電圧が０■ですべて空乏化して
いる程度の厚さとする。
る。図において７，８はｎ＋形ＧａＡｓ層、９はキャリ
ア７農度が１０１２〜１０１４ｍ−３の高純度、高抵抗
（ｉ層）のＧａＡｓ層、１０はキャリアＩＦ度か１０
〜１０ ｔｙｎ のｎ形Ｇａ Ａｌｏ、３ＡｓＯ，７層
、１３は第１のゲート電極に当るへ２電極、１４は５１
０２ ＋ Ｓ １３Ｎ４＄の絶縁膜、１６は第２のゲー
ト電極に当るＡ２電極、１１，１２はそれぞれｎ 形Ｇ
ａＡｓ層７，８とオーミック特性をとるＡｕＧｅ金属か
らなるソース電極、ドレイン電極を示している。なおＧ
ａ Ａｎｏ、 ３Ａｓ０．７層１ｏの厚さは通前第１の
ゲート電極１３に加わる電圧が０■ですべて空乏化して
いる程度の厚さとする。
第３図（ａ）は第１．第２のゲート電極１３．１５にソ
ース電極１１に対して電圧がＯｖでのエネルギー準位図
を示したものである。この状態では、ｄａ ＡＱｏ３Ａ
ｓ、 ７層１０から、電子がＧａＡｓ活性層９に電子親
和力の差で供給され、ヘテロ界面に図中１６で示した２
次元電子蓄積層のチャンネルが形成されている。一方、
絶縁膜１４との界面には、成子蓄積層は形成されていな
い。このヘテロ界面の２次元電子蓄積層１６はドナー不
純物から離れているため、低温で特に移動度が高り、７
７にで１０〜１０ ｉ ／Ｖ −式という値を示す。
ース電極１１に対して電圧がＯｖでのエネルギー準位図
を示したものである。この状態では、ｄａ ＡＱｏ３Ａ
ｓ、 ７層１０から、電子がＧａＡｓ活性層９に電子親
和力の差で供給され、ヘテロ界面に図中１６で示した２
次元電子蓄積層のチャンネルが形成されている。一方、
絶縁膜１４との界面には、成子蓄積層は形成されていな
い。このヘテロ界面の２次元電子蓄積層１６はドナー不
純物から離れているため、低温で特に移動度が高り、７
７にで１０〜１０ ｉ ／Ｖ −式という値を示す。
第３図（ｂ）は、第１のゲート電極１３には、ソース電
極１１に対して負の電圧−ｖｇ１を、第２のゲート電極
１５にはノース電極１１に対して正の電圧■ｇ２を加え
た場合のエネルギー準位図を示したものである。
極１１に対して負の電圧−ｖｇ１を、第２のゲート電極
１５にはノース電極１１に対して正の電圧■ｇ２を加え
た場合のエネルギー準位図を示したものである。
第３図（ａ）で示した２次元電子蓄積層１６に存在した
成子はポテンシャルの低いＭＩＳ界面に移って１７で示
した新しい２次元電子蓄積層のチャンネルτ形成する。
成子はポテンシャルの低いＭＩＳ界面に移って１７で示
した新しい２次元電子蓄積層のチャンネルτ形成する。
このｈＪ Ｉ Ｓ界面の電子蓄積層７は、ヘテロ界面の
電子蓄積層１６に比して移動度は小さく、数千（ｙｌ／
Ｖ−ｅｃのオーダである。ｖ９１゜ｖ９２の大きさを
適当に選ぶと、ヘテロ界面の成子蓄積層１６とｚＡ Ｉ
Ｓ界面の電子蓄積ノー１７の電子数の変化がほとんど
なく、チャンネルの切り換えをすることかり能である。
電子蓄積層１６に比して移動度は小さく、数千（ｙｌ／
Ｖ−ｅｃのオーダである。ｖ９１゜ｖ９２の大きさを
適当に選ぶと、ヘテロ界面の成子蓄積層１６とｚＡ Ｉ
Ｓ界面の電子蓄積ノー１７の電子数の変化がほとんど
なく、チャンネルの切り換えをすることかり能である。
又ｖ９２ をあ丑り大きくすると、ヘテロ界面に存在し
た電子数の他に、ＭＩＳ構造により新たに蓄積される電
子が加わるために、成子数が増加する。よって、本発明
の半導体装置はドレイン電極１２、ソース電極１１に電
圧をかけながら、第１のゲート電極、第２のゲート電極
に加える成田を変化させることにより、第３図（ａ）
、 （ｂ）に示したようにチャンネルを１６から１７．
１７から１６と切り換えることが可能で、それに伴なっ
て主に電子数の変化でなく移動度の変化でコンダクタン
スの変化を得ることができる。
た電子数の他に、ＭＩＳ構造により新たに蓄積される電
子が加わるために、成子数が増加する。よって、本発明
の半導体装置はドレイン電極１２、ソース電極１１に電
圧をかけながら、第１のゲート電極、第２のゲート電極
に加える成田を変化させることにより、第３図（ａ）
、 （ｂ）に示したようにチャンネルを１６から１７．
１７から１６と切り換えることが可能で、それに伴なっ
て主に電子数の変化でなく移動度の変化でコンダクタン
スの変化を得ることができる。
本発明の半導体装置のスイッチング時間は、２つのチャ
ンネル間の電子の遷移時間により決定されるｆこめ、従
来の電界効果型トランジスタが、横方向のキャリアの再
分布の時間で決まるのに比して高速である。たとえば、
活性層９の厚さを３００人として、電子の速度を２ Ｘ
１０７ｃｒｙ’ ８とすると、０．１５ｐｓとなり、
従来のＧａ Ａｓ ＭＥ Ｓ Ｆ Ｅ Ｔの真性スイッ
チング時間８ｐｓに比して高速である。
ンネル間の電子の遷移時間により決定されるｆこめ、従
来の電界効果型トランジスタが、横方向のキャリアの再
分布の時間で決まるのに比して高速である。たとえば、
活性層９の厚さを３００人として、電子の速度を２ Ｘ
１０７ｃｒｙ’ ８とすると、０．１５ｐｓとなり、
従来のＧａ Ａｓ ＭＥ Ｓ Ｆ Ｅ Ｔの真性スイッ
チング時間８ｐｓに比して高速である。
なお以上の説明では、ＧａＡｓとＧａ ＡＱ Ａｓ系の
場合について説明したが、他の化合物半導体でも実現で
きることはいうまでもない。
場合について説明したが、他の化合物半導体でも実現で
きることはいうまでもない。
発明の効果
以上のように本発明は、ヘテロ界面に生じる２次元電子
蓄積層と、ｍＩｓ界面に生じる２次元電子蓄積層の２つ
のチャンネル間の切り換えにより、従来の電界効果型ト
ランジスタよりも高速の半導体装置を実現するものであ
る。
蓄積層と、ｍＩｓ界面に生じる２次元電子蓄積層の２つ
のチャンネル間の切り換えにより、従来の電界効果型ト
ランジスタよりも高速の半導体装置を実現するものであ
る。
第１図は従来のＭＥＳＦＥＴの構造断面図、第２図は本
発明の一実施例の半導体装置の構造断面図、第３図（ａ
） 、 （ｂ）は本発明の半導体装置のエネルギー準位
図である。 ９ ・−＝−ｉ形（ｎ−形ｏｒＰ−形） Ｇａ Ａｓ活
性層、１０・・・・・・ｎ形ＧａＡ２ｏ３ＡＳｏ、７層
、１１−・−−−−ソース電極、１２・・・・・・ドレ
イン電極、１３・・・・・・第１のゲート電極、１４・
・・・・・絶縁膜、１５・・・・・・第２のゲート電極
、１６・・・・・・ヘテロ界面の２次元成子蓄積層、１
７・・・・・ＭＯ８界面の２次元電子蓄積ノー。 代理人の氏名 弁理士 中 尾 敏 男 ｆｆｆ７）＞
１名＠１図 ＠２図 ９
発明の一実施例の半導体装置の構造断面図、第３図（ａ
） 、 （ｂ）は本発明の半導体装置のエネルギー準位
図である。 ９ ・−＝−ｉ形（ｎ−形ｏｒＰ−形） Ｇａ Ａｓ活
性層、１０・・・・・・ｎ形ＧａＡ２ｏ３ＡＳｏ、７層
、１１−・−−−−ソース電極、１２・・・・・・ドレ
イン電極、１３・・・・・・第１のゲート電極、１４・
・・・・・絶縁膜、１５・・・・・・第２のゲート電極
、１６・・・・・・ヘテロ界面の２次元成子蓄積層、１
７・・・・・ＭＯ８界面の２次元電子蓄積ノー。 代理人の氏名 弁理士 中 尾 敏 男 ｆｆｆ７）＞
１名＠１図 ＠２図 ９
Claims (1)
- 高抵抗半導体基板の一生面に、前記半導体基板よりも電
子親和力の小さい半導体層を有し、前記半導体層の表面
に第１のゲート電極を、前記半導体基板の他の主面にゲ
ート絶縁膜を介して第２のゲート電極を有し、前記半導
体基板の側面には高濃度不純物層からなるソース領域お
よびドレイン領域が形成されており、前記半導体基板を
活性層として用いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166982A JPS6057978A (ja) | 1983-09-09 | 1983-09-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166982A JPS6057978A (ja) | 1983-09-09 | 1983-09-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057978A true JPS6057978A (ja) | 1985-04-03 |
Family
ID=15841204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58166982A Pending JPS6057978A (ja) | 1983-09-09 | 1983-09-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057978A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241190A (en) * | 1991-10-17 | 1993-08-31 | At&T Bell Laboratories | Apparatus for contacting closely spaced quantum wells and resulting devices |
| JP2007028919A (ja) * | 2005-07-22 | 2007-02-08 | Koichi Ito | 釣用ルアー |
-
1983
- 1983-09-09 JP JP58166982A patent/JPS6057978A/ja active Pending
Non-Patent Citations (1)
| Title |
|---|
| JAPANESE JOURNAL OF APPLIED PHYSICS=1982 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241190A (en) * | 1991-10-17 | 1993-08-31 | At&T Bell Laboratories | Apparatus for contacting closely spaced quantum wells and resulting devices |
| JP2007028919A (ja) * | 2005-07-22 | 2007-02-08 | Koichi Ito | 釣用ルアー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773474B2 (ja) | 半導体装置 | |
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JPH0435904B2 (ja) | ||
| JPS6342864B2 (ja) | ||
| JPS6331173A (ja) | 半導体装置 | |
| JPH024140B2 (ja) | ||
| JP3058345B2 (ja) | 半導体素子 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JPS6057978A (ja) | 半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| JPH05175494A (ja) | トンネルトランジスタ | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPS59149063A (ja) | 半導体装置 | |
| JPH0546705B2 (ja) | ||
| JP2861590B2 (ja) | トンネルトランジスタ | |
| JPH05175514A (ja) | トンネルトランジスタ | |
| JPH04206736A (ja) | 電界効果型半導体装置 | |
| JPH0362302B2 (ja) | ||
| JPH08148670A (ja) | 半導体装置 | |
| JPS63155772A (ja) | 電界効果トランジスタ |