JPS6057716A - 波形合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の時間領域特性及び周波数領域特性を持つ高度に制御さ
扛た波形全合成するための装置に関する。

現在のＰ波器の実現には多くの欠点が存在する。アナロ
グＥ波器では、これら欠点には要素の精度、生産の繰り
返し精度、長期に渡る開発期間及び開発コストなどが挙
げられる。

デジタルＦ波に関しては、動作速度と開発コストが問題
となる。デジタルＦ波に使用される実時間信号処理には
通常複数の時間的間隔を持つ信号、例えば、遅延ライン
の各種タップにおいて生成される信号を重みづけし結合
する過程が含まれる。この重みづけはデジタル信号の時
間領域ろ波に使用される係数としても参照される。この
重みづけ動作は通常デジタル掛は算器によって遂行され
る。しかし、デジタル掛は算は複雑な動作であるため、
この機能を提供するには複雑な回路が必要となる。この
掛は算器の速度限界からこれら掛は算器が現代の通信シ
ステムの高容量化及び帯域制限伝送と関連する高速デー
タ処理に経済的あるいは技術に追従できない現状がある
。

このような用途においては、高精度のスペクトル形状を
持つ所望の基本バンド信号を提供するためにｒ波技術に
高度な要求がなさ扛る。この要求に答えるため、通常、
アナログ戸波器が使用される。しかし、このアナログ戸
波器は設計が困難な上に、製造の際に個別にチューニン
グを行うことが必要であυ、高価なばかりでなく、老化
あるいは極度の温度による性能が劣化みらｎる。さらに
、アナログＥ波器は周波数に依存するため異なる符号速
度あるいはスペクトル特性を持つ新たなシステムを導入
する度に、Ｅ波器を全部再設計することが必要である。

−！り、現在の符号速度及び変調技術はアナログＦ波器
技術の性能限界に近づきつつあり、これらはまた従来の
デジタル沖波器回路技術の動作速度をはるかに越えるも
のである。

本発明は２進入カデータ流に応答して所定の時間領域特
性及び周波数領域特性を持つ高度に制御された波形を合
成するための装置において、該波形が公称不連続振幅状
態によって定義さｎ１該不連続伝送振幅状態の各々が１
群の前もって構成された人力２進ビツトに対応し、該装
置が複数のグループを含む２進入カデータシーケンスの
指定部分を少なくとも１つのアドレスに変換するための
アクセス手段、各アドレスに対して少なくとも２個のデ
ジタル信号全生成するための手段、所定の連続時間間隔
において該デジタル表示を生成するためのシーケンス手
段、及び該デジタル表示を所定の時間領域特性及び周波
数領域特性を持つ対応するアナログ伝送レベルに変換す
るための変換手段を含み、前記デジタル表示が互いに時
間的に変位する独立した同一インパレス時間関数にて形
成された複合体に対応し、各インパレス関数がそのそｎ
ぞれの不連続伝送レベルに従って重みづけされ、伝送間
隔だけ離間した複数のレベルからなる前記シーケンスが
メモリアドレスによって定義されることを特徴とする波
形合成装置を提供する。

本発明の所定の時間領域特性及び周波数領域基準に準拠
するスペクトル形状デジタル信号を合成する技術は殆ど
のｐ波間数のインパレスレスポンスが時間とともに拡散
はするが、これが時間とともに急激に減衰する事実に基
ずく。

より具体的には、本発明においては、制御されたスペク
トル内容のデジタル信号が独立のインパレス時間関数の
重複によって表わさし、各々がその隣接するインパレス
時間関数から符号期間だけ時間的に変位さｎｌそして各
インパレス時間関数がその関連する符号状態によって適
当に重みづけされる。つまり、このデジタル信号の理論
上の完全な記述は次式によって表わされる。

５（ｔ）＝　Σａｌｐ　（ｔ　ｎＴ）　（１）ｎニー心
（ ここで、５（ｔ）は時間領域にて表わしたデジタル信号
ａｎは該デジタル信号の符号状態１．ｐ（ｔ）はインパ
ルス時間関数、そしてＴは該符号期間を表わす。

ｐ（りを切捨てると、Ｓ（りは、時間的に変位されかつ
各々が符号状態ａｎによつＣ重みづけされた有限数の切
頭インパルス関数によって表わすことを可能とする。各
伝送符号状態を定義するのに２進コードが使用され、結
果としての順次データ状態の有限シーケンス（ａｆｉ　
ｌによって１つのアドレスが形成される。

このアドレスに応答して、少なくとも２個の所定のデジ
タル表示がメモリから呼び出され続いてアナログ信号に
変換さ扛ることによって各ボー間隔において１つの制御
されたスペクトル内容の合成信号が形成される。到来デ
ータ流はランダムであるためメモリに対するその有限ア
ドレスもランダムであり、これによってメモリのランダ
ムアドレスが可能となる。さらに、各伝送間隔Ｔにおい
て、少なくとも２個のコード化デジタル信号がメモリか
ら検索され該合成出力信号のスペクトル内容が完全に定
義さハる。（この条件は、良く知らｎたナイキストの標
本基準’ｔｉｆｆ：、す。）本発明のもう１つの特徴に
おいては、異なるメモリ構成が採用さｎる。この構成の
１つは回路の複雑さを解消し、別の構成はアレイ形式に
て効率的にメモリを拡張するのに使用される。後者は出
力信号の情報速度を減少することなく、またサイズ及び
速度要件の両面において現実的でないメモリ構成を必要
とすることなく高精度にて出力信号スペクトルを定義す
ることを可能とする。

本発明の特徴、長所及び目的は図面を参照しての以下の
詳細な説明によって一層明白となろう。

詳細な説明 第１図に示すごとく、本発明の説明のための実施態様は
スペクトル形状４レベルパルス符号変調（ＰＣＭ）デジ
タル信号の無線伝送に理想的なアナログ出力信号を生成
するためのデジタル会成技術全実現する。これら４公称
レベルはデータ人力１１の所にて“ＡＢ“ペアとして命
令される２個の連続ビットの特定の組合せに対応する。

第１図の回路の基本構成はアクセリ１２ｆ：含むが、入
りデータ信号の順次組付せビットを受けメモリ１３に対
し連続並列アドレスを提供する。メモリ１３の出力はシ
ーケンサ１４に接続されるが、該シーケンサ１４はメモ
リ１３０２個のセクション（ＲＯＭ１３−１とＲＯＭ　
１３−２　）間で交互に切り代り論理シフタ１７を介し
て変換器１６に供給さ扛るデジタル符号ビットの適切な
順序の並列グループを提供する。論理シフタ１７はシー
ケンサ１４がＴＴＬデバイスを使用し変換器１６がＥＬ
Ｃ装置を使用するために必要となる。ＥＬＣ論理はバラ
ンスされておりまた比較的低インピーダンスであり従っ
てノイズ免疫に対する手段全提供する。変換器１６は伝
送システムと関連するボー速度のスペクトル形状４レベ
ルＰＣＭデジタル信号に対応する特定の様式のアナログ
信号を生成する。

アクビサ１２は並列直列変換器２１を含むが、該変換器
２１は片方が桁送りレジスタ２２への供給をし、他方が
桁送りレジスタ２３への供給をする２個の出力を持つ。

桁送りレジスタ２２及び２３はそれぞれ５セルのデジス
タ遅延要素を持つが、該要素は過去現在及び未来ビット
組合せあるいはＡＢビットペアを確立するために必要な
タップ遅延ラインとみなすことができ並列グループとし
て一緒になってメモリ１３に対する各アドレスを提供す
る。

アクセサ１２のデータ入力は独立コード値を構成するが
、該コード値は連続してみた場合、ランダムシーケンス
を形成する。本シーケンスのランダム特性は先行技術の
信号合成においては周期信号が生成されア〜スがメモリ
より順番に情報を呼出すこととの対比において重要であ
る。

メモリ１３に関しＲＯＭ１３−１及びＲＯＭ１３−２は
同一の記憶容量を持つ。各ＲＯＭ’ｉｄその入力の所に
加えらｉ′した各アドレスに対して特定の並列ビット組
合せ全生成する。各ＲＯＭは各ボー間隔に対応する２個
の符号サンプルの１つを生成する。ＲＯＭ出力の各々は
同時に出現し全ボー間隔を通じて保持される。従って、
シーケンサ１４は各ボー間隔において、最初に、出力の
片方を次に他方を選択する機能を持つ。

シーケンサ１４はＲＯＭ１３−１に対する２４−９から
２４−８と命令されるセル及びＲＯＭ１３−１に対する
２４−９から２４−１６と命令されるセルを備えるＤ形
式フリップフロップを含むが、これら割り算器２５の出
力によって提供されるポー速度にてクロックされる。

ＲＯＭ１３−１及びＲＯＭ　１３−２の各々の出力の所
の８フリツプフロツプセルの使用はこれらＲＯＭの各々
からの８ビツトデジタル語に対応する。従って、割９算
器２５への入力はポー速度の２倍にて動作するクロック
信号である。

シーケンサ１４の出力の所のセル２４の２つのグループ
の各々には１グループの３状態バツフアデバイスが接続
される。ＲＯＭ１３−１に対する第１グループの３状態
バツフアデバイスの各々は２６−１から２６−８にて命
令さ扛る。第２のグループの３状態バツフアデバイスの
各々は２６−９から２６−１６にて命令され、ＲＯＭ１
３−２に対する出力を提供する。３状態バツフアデバイ
ス２６の各セクションは出力バス２７の導線に対する高
速ドライバである。従って、各ポー間隔において、シー
ケンサ１４がＲＯＭ’１３−１及び１３−２の出力の間
を交互に切り代わるのに伴って出力バス２７上に２個の
８ビット語が出現する。

これら出力＠１４論理シフタ１７による適切なレベルシ
フトの後変換器１６に送らｎる。

変換器１６内において、各８ビット語はＡ／Ｄ変換器２
９によって適切なアナログ信号レベルに翻訳さｎる。変
換器２９の出力はｐ波器３１によって低域ｒ波さｎる。

この出力信号はポー速度、１／Ｔ％のスペクトル形状４
レベルデジタル信号に対応するが、各ポー間隔において
変換器２９によって片方がＲＯＭ　１３−１に対応し他
方がＲＯＭ１３−２に対応する２個の出力サンプルが生
成さｎる。

本デジタル合成技術はここではデジタル無線伝送と関連
する用途において説明されているが、本技術は一般的な
アプローチであり従って他の多くの用途においても使用
可能である。さらに本技術は一般的なものではあるが、
実時間信号処理を提供するのにデジタル掛は算器が適当
あるいは好ましくないような状況においては特に有利な
技術である。

本技術の伝送用途及び一般的技術の基本的特徴を第２図
から第６図を参照に述へる。第２図は所定の帯域制限ス
ペクトルＰ（ω）のグラフを示す。この帯域制限スペク
トルは振幅及び位相の両方によって定義さｎる。従って
、再構成パルスｇ（りを時間領域にて定義することが必
要であるが、該パルスは通常第３図の左側部に示さｎる
ような長方形標本保持パルスの形状を取る。第３図の右
側部はＧ（ω）によって示さｎるｇ　（ｔ）の周波数ス
ペクトルに対応する。次のステップは合成スペクトルか
ら周期性を除去する低域再構成ろ波器の周波数特性を定
義することである。（用途によっては、この再構成Ｐ波
器は必要でない。）この低域ｐ波器の周波数レスポンス
はＬＰＦ（ω）として命令さｎ第４図に示さ九る。本発
明の合成技術に使用されるメモリ内に格納さｎる情報内
容は最初に以下の式によって与えらｎるスペクトルＳω
）を定義することに工って導かωくＯの場会、Ｓ（ω）
＝　Ｐ（ｌｏ　ｌ）　’　（３）−丁コ；刀て厘■π薯 ここでは複素共役を表わし、ＩωＩはωの絶対直である
。次に、解析的あるいは数的に逆フーリエ変換を形成す
ることによってＳ（ω）金時５間領域に変換する。こう
して、特性インパレス時間関数は以下のように表わすこ
とができる。

ｐ　（ｔ）　＝　Ｆ　’　Ｓ　（ＯＪ）　（４）第５図
は典型的な時間領域インパルス関数を示すが、この切頭
部は本合成技術によって達成さｎる。伝送符号状態によ
って適切に重みづけされるべき各インパレス関数は時間
的に両方向に広がシ隣接するインパレス関数に影響を及
ぼすあるいは重複し、同様にそれら隣接する伝送符号状
態によって重みづけされる。

帯域制限信条の各インパルスレスポンスは理論的には永
久に波及あるいは拡散するがこのインパルス時間関数の
規模は時間とともに急激に減衰する几め切頭インパルス
レスポンスギ考慮することで十分である。ｐ’　（ｔ）
によって命令されるｐ　（Ｌ）の切頭形を第６図に示す
が、これらは以下の関係式によって定義される。

ｐ′　（リーｐ（ｔ）　Ｔｔ　≦ｔ　≦、ＴＯ（５）ｐ
’　（ｔ）＝０　−ｏｃ＜ｔ＜Ｔ’ｔ　、’ｒｕ＜ｔ＜
ｃｘ−（６）こうして、第６図のインパルスレスポンス
がスペクトル形状合成信号を定義するのに使用さｎｌこ
の脅威信号は主にそのホー間隔全占拠する伝送符号状態
によって構成されるが、こ扛は隣接するホー間隔を占拠
する隣接伝送符号状態からのインパルスレスポンスの重
ミ寄与を持つ。

第１図の説明のための実施態様においては、適当な切頭
インパレス関数を重みづけする一連の５つの連続伝送符
号状態が現伝送デジタル信号を表わすのに使用される。

本デジタル合成技術の無線伝送用途においては、必要な
基本帯域スペクトル形状は従来の半ナイキスト特性であ
る。より具体的には、このＥ波関数は無線伝送チャンネ
ルを介して結合さ江た送信機と受信機の間で共有される
。

こうして、本合成技術は２２．５メガホーにて動作する
４レベルスペクトル形状デジタル信号−送信機に平担位
相、累乗コサイン、半ナイキスト（ナイキストの平方根
）スペクトルの時間領域等量を提供する。４５％ロール
オフでは、このスペクトルは解析中ナイキスト受信機Ｆ
波器に対して整合された場合、たづた６゜９％のピーク
が無視されるのみとなる。当業者にとっては、勿論、本
発明の原理全使用して所望のスペクトルを選ぶことが可
能である。

本技術の用途においてはインパルスレスポンス関数は一
定に保持される。従って、各伝送符号は切頭インパルス
関数の要素に対する重みづけ全提供する。集合的には、
各々の現伝送符号はそのインパルス関数に割り当てられ
た重みづけに各隣接インパルス関数に割り当てられた重
みづけを加えた関数として表わされるのがこの重みづけ
はそれぞれの伝送符号状態によって決定される。隣接伝
送符号のインパルスレスポン−スからの寄与量には現伝
送符号からの時間的関係あるいは時間変位をと定義する
と、各Ｔ′期間に対してｐ’ｔりの２つの値が要求され
る。符号期間、例えば、ボー間隔ＴがＴ′より小さい、
つまりＴ　＜　Ｔ’と仮定し、ｐ′（ｔ）の２つの時間
点を各間隔Ｔ内に選ぶ。この時間点は等間隔であると好
都合であるが、必ずしもその必要はない。第１図への用
途においては、ＲＯＭｔａ−ｉ内に格納される値は次式
によって表わすことが可能である。

Ｓ　（ＯＴ）＝ａ−２ｐ’　（−２Ｔ）＋ａ　Ｉ　ｐ’
　（−Ｔ）十”−ｏ　ｐ’　（ＯＴ）＋ａ１１”　（Ｉ
Ｔ）＋ａ２ｐ′（２Ｔ）（ｒ′Ｄ 各ａはもともと入りデータ流に符号化さｎているＰＣＭ
スペクトル形状出力信号のレベル数に対応する伝送符号
状態を示す（例えば、±１及び±３が２ビツトが４レベ
ルの各々を定義する４レベル信号として使用される）。

各ａは２進符号グループとして表わされるため、シーケ
ンス（ａｎ）はメモリ１３−１に対するデジタルアドレ
スとして使用すると好都合である。このアドレスに、デ
ジタル信号Ｓ（０・Ｔ）がデジタル語として格納される
。

アドレスシーケンス内の！要素及びスペクトル形状ＰＣ
Ｍ出力信号のＬレベルに対してはＬ　のメモリ位置、従
ってＳ（０゛Ｔ）に対してＬ　個のデジタル値が必要で
ある。

ＲＯＭ１３−２に対しては、デジタル出力信号はεＴＫ
よってオフセットされる。従って、ｓ　（εＴ）＝ａ−
２ｐ’　（−２Ｔ＋εＴ）＋ａ−，ｐ’（−１Ｔ＋εＴ
）＋”Ｏｐ’　（ＣＪＴ＋ｅ’Ｔ）十”１ｐ’　（ｉ’
ｒ＋ｇ’ｒ）十ａ２　ｐ’　（２Ｔ＋６Ｔ）　（ｓ）こ
こでも、Ｓ（εＴ）のセットのデジタル信号に対してＬ
ｍ個の異なる値が必要である。勿論、Ｄ／Ａ変換器２９
の出力からの第３図に示す時間再構成パルスの期間はε
Ｔ以下でなくてはならない。

第１図において、入りデータビットの順次構成は入力１
１及び変換器２１の２個の並列出力の所に同定できる。

現伝送符号状態はＡ。

Ｂｏビットペアとして同定される。過去伝送符号状態は
正のサブスクリプトを持つＡＢビットペアで表わされ、
一方、未来伝送符号状態（は負のサブスクリプトを持つ
ＡＢビットペアによって表わさ扛る。勿論、サブスクリ
プトの数値は符号期間Ｔ内の現伝送符号に対する時間近
似を示す。

第７図は別のメモリ構成を持つもう１つの実施態様を示
す。アクセサ１１２及びその内部要素、つ才り変換器１
２１並びに桁送りレジスタ１２２及び１２３は第１図の
対応する要素と基本的に同一の機能及び構成を持つ。

第７図の参照番号は最後の２桁が第１図の参照番号と対
応するが、これらは対応する要素を示す。第１図と同一
の説明が変換器回路１６１にも適用するが該回路はＤ　
／　Ａ変換器１２９及び低域Ｆ波器１３１を含む。第７
図の残りの回路が第１図と異なる所である。つまり、メ
モリ１４１は単−ＲＯＭＩ　４２から構成されるが、該
ＲＯＭの入力はアドレスバス１４３及び導線１４４を含
む。ＲＯＭ１４２の出力はバス１４６上に出現し、この
場合、直接変換器回路１１６に供給される。

第１図の構成より少ない回路を持つ第７図の構成はＲＯ
Ｍ１４２の読出し時間が性能に大きな制約を与えない低
速用途に適する。ＲＯＭ１４２へのアドレス入力リード
の数は２ｍ＋１である。バス１４３はＲＯＭ　１４２に
２ｍ　１固の入力を提供するが、該ＲＯＭ１４２はまた
カウンタ１４８からの導線１４４としての入力を持つ。

カウンタ１４８の出力はそのホー間隔の一部に対して論
理ルベルを取シ、次にそのホー間隔の残シの部分に対し
て他の論理レベルに切り代わる。こうしてバス１４３上
の各信号アドレスについてＲＯＭ１４２内の２つの位置
がアクセスされる。従って、バス１４６は各ボー間隔に
おいて２個の符号出力を提供する。各符号出力はＤ　／
　Ａ変換器１２９によって適当なアナログレベルに変換
されるべきデジタル信号としてのｎ個の並列ビットを含
む。

第８図は複数のＲＯＭアレイを使用して総合脅威メモリ
容量を拡張するのに好都合な構１＆ｆ提する。一般的に
、ｍ個のインパルスレスポンス寄与を持つＬレベル信号
に対してはＬｍ個のメモリ位置が必要である。例えば、
各レールに対して４レベル信号そしてｍ　＝＝　ｇの切
頭シーケンスのインパルスレスポンスを使用する１６直
角振幅変調（ＱＡＭ　）では４°−２６２、１４４のア
ドレス位置が要求される。適当に短かいＲＯＭアクセス
時間を必要とする高速用途（２０ＭＨ２以上）では、現
在の技術では単独のＲＯＭでこれだけのメモリ容量を持
つものは存在しない。たとえ低速用途（例えば、５ＭＨ
２以下）であってもメモリ製作が現存の市販ＲＯＭ技術
の限界をすぐに越えてしまう。

従って、第８図は現存のメモリを″拡張“する便利で現
実的な技術を提供し、より長いインパルス関数の記述及
び／あるい（はより多数の変調レベルに対するスペクト
ル合成を可能とする。各ボー間隔において９個の整数−
Ｔ及び９個の小数−Ｔのインパルス関数寄与を持つ４レ
ベル信号を考えた場合、第１図の構成に従って使用され
る２個のＲＯＭの各々には複合出力信号Ｓ（りを記述す
るのに２６２．０００以上のアドレス位置が必要となる
。こ扛は以下のように記述できる。

ｓ　（ｏＴ）＝ａ　、　ｐ’　（−４Ｔ）十ａ−３ｐ／
　（−３Ｔ）十ａ−２ｐ’　（−２Ｔ）十ａ−，Ｉ）’
　（−ＩＴ）＋ａｏｐ／　（０’ｒ）　＋ａ、　ｐ’　
（ＩＴ）＋ａ２ｐ’　（２Ｔ）＋ａｓ　ｐ’　（３Ｔ）
＋ａ４ｐ’（４Ｔ）（９）及び Ｓ（εＴ）−ａ−４ｐ′（−４Ｔ十εＴ）＋ａ−３ｐ′
（−３Ｔ十εＴ）＋ａ−２ｐ′（２Ｔ　十ｔ　Ｔ　）　
十”　−１ｆ”（Ｉ　Ｔ＋εＴ）十ａｏｐ’　（ＯＴ＋
ｇＴ）　十”１　（ＩＴ＋εＴ）十ａ２　ｐ’　（２Ｔ
＋６Ｔ）ａｓ　ｐ’　＜３Ｔ＋ｅＴ”１＋８４１）’　
（４Ｔ＋ｇＴ）　（１０）ここで、ｐ（ｔ）は式（４）
によって定義され；ｓ（ω）は式（２）及び（３）によ
って定義され；そしてｐ’（ｔ）は式（５）及び（６）
、Ｔｔ＝−４Ｔ及びＴロー４Ｔ＋εＴ１によって定義さ
れる。

式（９）及び（１０）は合成プロセスの加算的性格を示
す。Ｓ　（ＯＴ）及びＳ（εＴ）への総寄与は幾つかの
部分加算に分解することが可能である。つ−まシ、 Ｓ　（ｏ’ｒ）＝ｓ　（−４Ｔ、　−３Ｔ、　−２Ｔ）
＋Ｓ　（−ＩＴ、　ＯＴ、ＩＴ）＋Ｓ　（２Ｔ、　３Ｔ
、　４Ｔ）　（１１）Ｓ（εＴ）＝Ｓ　（−４７＋εＴ
、−３Ｔ十εＴ、　−２’Ｔ＋εＴ）＋５（−ＩＴ十ε
Ｔ、ＯＴ＋ε’１’、ＩＴ＋εＴ）＋５（２Ｔ十εＴ、
３Ｔ＋εＴ、４Ｔ＋εＴ）（１２）ここで、上記の各項
は式（９）及び（１０）の３つの対応する項の和よ構成
る。各部分和はよシ少ないアドレス（従って、よシ少な
いメモリ）を必要とし、入手可能なメモリによって容易
に定義することができる。次にこのよシ少ないメモリセ
クションの出力を互いに加えるごとによって総出力が生
成さ扛る。

第８図のアクセサ１５１は直列並列変換器１５２を含む
が、該変換器の２つの出力は桁送９レジスタ１５３−１
と・、１５４−１から１５４−３に送られる。桁送シレ
ジスタ＋５３及び１５４の各セクションは出力として並
列に３ビツトを生成する。従って、アドレスの３つの３
ビツト部が存在するが、これらは第８図に示すごとくア
ドレスメモリアレイ１６１に接続される。該アレイ１６
１は独立したＲＯＭ１６３−１から１６３−３及び１６
４−３を含む。各アドレスに応答してＲＯＭ　１６３及
び１６４の各々はにビット出力語を生成し、これらは結
合器１６６から１６９によって互いに結けされる。遅延
器１７１及び１７２がそれぞれ加算器１６６及び１６８
の入力及び出力間の伝搬遅延を補正するために使用され
る。加算器１６７及び１６９はデジタル信号を生成する
が、これらはシーケンサ回路１７６内のシーケンサ１７
３及び１７４を介して変換器回路１８１に交互に送られ
る。この場合、シーケンサ１７３は整数−丁出力、つま
りＳ　（ＯＴ）に対応するコード語を生成し、一方、シ
ーケンサ１７４は小数−Ｔ出力、つまりＳ（εＴ）に対
応するコード語を生成する。各・　コードあるいはデジ
タル信号は９個の伝送符号状態の切頭シーケンサに基づ
いて定義されり複合体である。この例においては、ＲＯ
Ｍ１６３−１．．１６３−２．１６３−３．１６４−１
．１６４−２、及び１６４−３の各々はＬｍｌつまＩ）
４３＝６４のメモリ位置を必要とする。つまり、各々が
６４のメモリ位置を必要とする６個のＲＯＭによって各
々が２°＝　２６２．１４４のメモリ位置を必要とする
２個のＲＯＭと同一のメモリ機能が達成できる。

必要な出カスベクトルを完全に定義するために各ポー間
隔において２個のコードサンプルが必要であるが、この
２個のサンプルには必ずしも等しい間隔は要求されない
。しかし、回路の実現上からは等間隔が好ましい。

第８図の回路からメモリアレイを使用することによって
複数の構成の選択が可能となることがわかる。これによ
って性能及びコスト面において数多くの利点を達成する
ことが可能である。これら利点として、切頭インパ１ノ
ス関数長、メモリサイズ及び速度などの異なる各種入力
アドレス及び出力構成を実現することが可能となる。

第１図、７図及び８図に示す本発明の信号合成技術の解
説は全て４レベルＰＣＭ伝送に関する。しかし、本発明
は任意のレベルのＰＣＭ云送に適用でき、２進ビツトの
有限コードにて各６伝送レベルまで定義可能である。例
えば、２つの連続ビットによって４レベル伝送の各レベ
ルを定義し、また３つの連続ビットによって８レベル伝
送の各レベル定義することができる。８レベル伝送にお
いては、２進ビツト流は、＝・Ａ　、Ｂ　、Ｃ、ＡｏＢ
。

ＣｏＡ、Ｂ、、Ｃ，・・・として表わすことができる。

従って、第１図、７図及び８図のアクセサ内の直列並列
変換器は各々がＡ１　Ｂ及びＣビットに対する３つの出
力ラインを提供する。これら３ラインは桁送りレジスタ
の３つの部分に送うれ、該レジスタの出力はＲＯＭに対
するアドレスを形成するのに使用さ扛る。第１図、７図
及び８図に具体化されるメモリ技術もまた任意のレベル
の云送に適用可能である。

特定の用途により基本的な考慮点には伝送符号状態の数
（例えば、レベル）、切頭インパルス関数及び符号シー
ケンスを定義する時間間隔、−並びにメモリ出力デジタ
ル語及びデジタルアナログ変換器への入力に要求される
量子化レベルの数が含まれる。他の考慮点としては、必
要である場合、要求される低域再構成ｐ波器特性のタイ
プ、及び送信機と受信機間の総信号スペクトル形状の配
分方法が含まれる。例えば、この合成信号によってアパ
ーチャー効果に対する補償、堕落伝送チャネル内の前室
補償、あるいは通信受信機の所での緩和ろ波要件を提供
することも可能である。

これら事項は他の数多くの変更の一例にすぎず、当業者
にとって本発明の原理を利用しての多くの変更が可能で
あろう。

【図面の簡単な説明】

第１図は本発明のデジタル合成技術全採用した装置のブ
ロック図、 第２図から第６図は本デジタル台成技術の基本アプロー
チに関する解決を提供するために使用される周波数レス
ポンス及び時間領域信号を示す図、 第７図は単独メモリを採用したもう１つお実施態様のブ
ロック図、 第８図はメモリアレイを使用して本技術を実現する装置
の構成を示す説明図である。 〔主要部分の符号の説明〕 請求の範囲　符号　詳細な説明 アクセス手段　１２　アクセス シーケンス手段　１４　シーケンチ 変換手段　１６　変換器

Claims (1)

1. 【特許請求の範囲】 １２進入カデータ流に応答して所定の時間領域特性及び
   周波数領域特性を持つ高度に制御された波形を合成する
   ための装置において、該波形が公称不連続振幅状態によ
   って定義され、該不連続伝送振幅状態の各々が１群の前
   もって構成された入力２進ビツトに対応し、該装置が： 複数のグループを含む２進入カデータシーケンスの指定
   部分を少なくとも１つのアドレスに変換するためのアク
   セス手段；各アドレスに対して少なくとも２個のデジタ
   ル表示を生成するための手段； 所定の連続時間間隔において該デジタル信号を生成する
   ためのシーケンス手段；及び 該デジタル表示を所定の時間領域特性及び周波数領域特
   性を持つ対応するアナログ伝送レベルに変換するための
   変換手段を含み、また 前記デジタル表示が互いに時間的に変位した独立する同
   一インパレス時間関数にて形成された複合体に対応し、
   各インパレス関数がそのそれぞれの不連続伝送レベルに
   従って重みづけさ肚、伝送間隔だけ離間した複数のレベ
   ルからなる前記シーケンスがメモリアドレスによって定
   義されることを特徴とする波形合成装置。 ２、特許請求の範囲第１項に記載の波形合成装置におい
   て、該２進入カデータが独立の不連続振幅レベルのラン
   ダムシーケンスを表示し、また該アクセス手段が該２進
   入力データ流内の選択された直列ビットから並列２進ア
   ドレスを生成するための膜数の遅延手段を含むことを特
   徴とする波形合成装置。 ３　特許請求の範囲第１項に記載の波形合成装置におい
   て、前記アクセス手段が所定のシーケンスの連続グルー
   プを含む並列２進アドレスを生成し、該シーケンスのグ
   ループの１つの要素が現グループを表示し、該シーケン
   スの一端が過去グループを表示し、捷だ該シーケンスの
   グループの他端が未来グループを表示することによって
   、正味レスポンスが全グループから構成さ６る複合体と
   なシ、各グループが所定の時間に変位さ′ｉ″Ｌタイン
   パレスレスポンスに従って重みづけさｔ１該時間変位が
   シーケンスのグループを構成する個々のグループの時間
   関係に対応すること全特徴とする波形合成装置。 ４　特許請求の範囲第２項に記載の波形合成装置におい
   て、前記アクセス手段が、該２進入カデータ流を受信し
   複数の並列データ流出力を生成するために接続された直
   列並列変換器、前記アドレスを構成する複数のコンカレ
   ントビットを生成するため複数の並列データ流出力の１
   つに各々が接続された複数の遅延手段、及び該区数の遅
   延手段と前記メモリ手段の間に置かれ少なくとも１つの
   並列２進アドレス語を生成するためのバス手段をさらに
   含むことを特徴とする波形合成装置。 ５　特許請求の範囲第３項に記載の波形合成装置におい
   て、前記メモリ手段が前記並列２進アドレスの１つの少
   なくとも一部によって各々がアドレスされる複数の独立
   のメモリを含み、該独立のメモリが前記デジタル表示の
   少なくとも一部を格納することを特徴とする波形合成装
   置。 ６　特許請求の範囲第５項に記載の波形合成装置におい
   て、前記複数の独立メモリ手段が２つのメモリを含み、
   片方のメモリが前記２個のデジタル表示の１つを格納し
   、他方のメモリがこの前記２個のデジタル表示の他方を
   格納することを特徴とする波形合成装置。 ７　特許請求の範囲第６項に記載の波形合成装置におい
   て、前記２個のメモリの谷々がさらに複数の分割メモリ
   に分割され、該分割メモリの各々が前記２進アドレスの
   一部を受容しそｎぞｎの部分の組合せに対応する前記デ
   ジタル表示の追加の部分を格納し、そのため複数の分割
   メモリの各々が一体となって１個の完全なデジタル表示
   となる１つの信号出力を提供することを特徴とする波形
   合成装置。 ８　特許請求の範囲第６項に記載の波形合成装置におい
   て、前記シーケンス手段がその伝送間隔の期間において
   前記２個のメモリから前記デジタル表示を格納するため
   の入力手段及び各伝送間隔において該入力手段から片方
   のデジタル表示を、次に該入力手段から他方のデジタル
   表示を得るための出力手段を含むことを特徴とする波形
   合成装置。