SU1083385A1 - Устройство дл кодировани циклических кодов - Google Patents

Устройство дл кодировани циклических кодов Download PDF

Info

Publication number
SU1083385A1
SU1083385A1 SU823380879A SU3380879A SU1083385A1 SU 1083385 A1 SU1083385 A1 SU 1083385A1 SU 823380879 A SU823380879 A SU 823380879A SU 3380879 A SU3380879 A SU 3380879A SU 1083385 A1 SU1083385 A1 SU 1083385A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
modulo
inputs
output
adders
Prior art date
Application number
SU823380879A
Other languages
English (en)
Inventor
Валерий Петрович Рогов
Анатолий Айзикович Цыпин
Original Assignee
Предприятие П/Я В-2655
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2655 filed Critical Предприятие П/Я В-2655
Priority to SU823380879A priority Critical patent/SU1083385A1/ru
Application granted granted Critical
Publication of SU1083385A1 publication Critical patent/SU1083385A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

1. УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ЦИКЛИЧЕСКИХ КОДОВ, содержащее блок пам ти, выходы разр довкоторого подключены к первым входам k-1 сумматоров по модулю два, к вторым входам которых, а также к входу первого разр да информационного регистра подключен выход К-го сумматора по модулю два, первый вход которого  вл етс  входом устройства, а выходы К.-1 сум-, маторов по модулю два подключены к остальным входам информационного регистра , вькоды разр дов которого подключены к соответствующим входам блока пам ти и  вл ютс  выходами устройства, отличающеес,  . тем, что, с целью уменьшени  времени кодировани , в него введены последовательно соединенные регистр кода полинома, блок выбора старшего разр да кода полинома, блок элементов И и элемент ИЛИ, выход которого подключен к второму входу k.-ro сумматора по модулю два, при этом выходы разр дов регистра кода полинома подключены к управл ющим входам сумматоров по модулю два, первые входы которьпс объединены с вторыми входами блока элементов И. 2. Устройство по п. 1, отличающеес  тем, что каждьй ik-1 сумматор по модулю два выполнен в виде последовательно соединенных первого элемента И, первьп вход ко- торого  вл етс  первым входом каждого из К-1 сумматоров по модулю два, первого элемента НЕ, второго элемен та И и элемента ИЛИ, выхбд которого  вл етс  выходом каждого из К.-1 (/) сумматоров по модулю два, а также второго элемента НЕ, вход которого  вл етс  вторым входом каждого из § К-1 сзгмматоров по модулю два и объединен с вторым входом второго элемента И, выход второго элемента ПЕ подключен к первому входу третьего О «элемента И, второй и третий входы эо :о :о эо ел которого  вл ютс  первым и управл ю1ЩИМ входами каждого из сумматоров по модулю два соответственно, причем управл ющий вход каждого из. .Ц-1 сумматоров по модулю два соединен с вторым входом первого элемента И, а выход третьего элемента И подключен которому,входу элемента ИЛИ.

Description

Изобретение относитс  к электросв зи , в частности к технике передач даиньбс, и может быть использовано в групповых устройствах передачи данны предназначенных дл  передачи информа ции бoльшo y числу абонентов по кана лам передачи данных, в которых повышение достоверности передаваемой информации обеспечиваетс  посредством применени  различных циклических кодов . Известно устройство дл  кодировани  циклических кодов, построенное в виде сдвигового регистра со встрое ными сумматорами по модулю два 11. Недостатком устройства  вл етс  сложность его перестройки при смене полинома циклического кода. Наиболее близким по технической сущности и достигаемому результату к предлагаемому  вл етс  устройство дл  кодировани  циклических кодов, содержащее блок пам ти, выходы разр  дов которого подключены к первым входам К-1 сумматоров по модулю два, к вторым входам которых, а также к входу первого разр да информационног регистра подключен выход К-го суммаг тора по модулю два, первый вход которого  вл етс  входом устройства, а выходы К-1 сумматоров по модулю два подключены к остальным входам информационного регистра, выходы разр дов которого подключены к соответствующим входам блока пам ти и  вл ютс  выходами устройства L 2 . Недостатком прототипа  вл етс  большое врем  кодировани  при исполь . зовании различных циклических кодов. Цель изобретени  - уменьшение времени кодировани . Дл  достижени - поставленной цели в устройство дл  кодировани  циклических кодов, содержащее блок пам ти , выходы разр дов которого подключены к первым входам К-1 сумматоров по модулю два, к вторым выходам которых , а также к входу первого разр да информационного регистра подключен выход К-го сумматора по модулю два, первый вход которого  вл етс  входом устройства, а выходы К-1 сумматоров по модулю два подключены к остальным входам информационного регистра, выходы разр дов которого подключены к соответствующим входам блока пам ти и  вл ютс  выходами устройства, введены последовательно соединенные регистр кода полинома, блок выбора старшего разр да кода полинома, блок элементов И и элемент ИЛИ, выход которого подключен к второму входу К-го сумматора по модулю два, при этом выходы разр дов регистра кода полинома подключены к управл ющим входам К-1 сумматоров по модулю два, первые входы которых объединены с вторыми входами блока элементов И. При этом каждый из К-1 сумматор по модулю два выполнен в виде последовательно соединенных первого элемента И, первый вход которого  вл етс  первым входом каждого из К-1 сумматоров по модулю два, первого элемента НЕ,второго элемента И и элемента ИЛИ, выход которого  вл етс  выходом каждого из К-1 сумматоров по модулю два, а также второго элемента НЕ, вход которого  вл етс  вторым входом каждого из К-1 сумматоров по модулю два и объединен с вторым входом второго элемента И, выход второго элемента НЕ подключен к первому входу третьего элемента И, второй и третий входы которого  вл ютс  первым и управл ющим входами каждого из К-1 сумматоров по модулю два соответственно , причем управл ющий вход каждого из К-1 сумматоров по модулю два соединен с вторым входом первого элемента И, а выход третьего элемента И подключен ,к второму входу элемента ИЛИ. На фиг.1 приведена структурна  электрическа  схема устройства дл  кодировани  циклических кодов; на фиг.2 - схема каждого из К-1 сумматоров по модулю два. Устройство дл  кодировани  циклических кодов содержит блок 1 пам ти С К-разр дными  чейками пам ти, информационный регистр 2 ввода-вывода информации, блок 3 из К-1 сумматоров по модулю два, сумматор 4 по модулю два, элемент ИЛИ 5, блок 6 элементов И, блок 7 выбора старшего разр да кода полиномаР, регистр 8 кода полинома . Кроме того, каждый из К-1 сумматоров по модулю два содержит элемент ИЛИ 9, элементы И 10, 11, 12 и элементы НЕ 13 и 14. Блок пам ти предназначен дл  ранени  промежуточных и окончательных результатов делений информации на образующий полином дл  ка щого анала. Количество  чеек в блоке 1 пам ти равно числу 1v подключенных к устройству дл  кодировани  каналов Разр дность всех  чеек блока 1 пам ти , а также информационного регистра 2 равна К - максимальному показателю степени из степеней всех образующих полиномов, используемых всеми абонентами , которым устройство дл  коди ровани  передает информацию.. Информационный регистр 2 служит |Дл  кратковременного хранени  промежуточного или окончательного результата делени  на полином перед записью в блок 1 пам ти. Блок 3 из К-1 управл емых сумматоров по модулю два предназначен дл  осуществлени  делени  на полином кода комбинации, хран щейс  в или иной  чейке блока 1 пам ти. Блок 7 выбора старшего разр да кода полиномаj К-1 элементов И и элемент ИЛИ 5 обеспечивают обратную св зь с нужного выхода блока 1 пам ти на вход сумматора 4 по модулю два Если входы блока 7 выбора старшего разр да кода полинома обозначить буквами Х,,Х2,.. . ,Хц, а выходы 7 ,7,...,УК (выход у. соответствует входу J, то зависимость выходных сигналов от входных описываетс  следующими формулами: где точка в равенствах означает конъюнкцию. Устройство работает следующим образом . Перед началом кодировани  очередной кодовой комбинации циклического кода дл  передачи некоторому абонент в регистр 8 кода полинома записываетс  код полинома циклического кода , используемого при обмене с данным абонентом. Если член X присутствует в формуле образующего полинома (т.е. коэффициент в формуле при этом член не равен нулю), то единица записываетс  и j-й разр д  чейки регистра 8 кода полинома. Исключение составл ет член Х, дл  которого не предусмотрен разр д в  чейке регистра, так как формуле любого образующего 10 54 полинома коэффициент при этом члене не равен нулю. Единица в каком-либо разр де этого кода поступает на управл ющий вход соответствующего (включенного между одноименными разр дами регистра 8 кода полинома и выходами запоминающего блока 1 пам ти) сумматора по модулю два блока 3 и включает его. Включенный сумматор складывает по модулю два значение информации с соответствующего выхода блока 1 пам ти и с выхода сумматора 4 по модулю два. В случае нул  в разр де кода на выходе регистра 8 кода полинома соответствующий сумматор -по модулю, два блока 3 работает не как сумматор, а как вентиль, который пропускает без изменени  значени  информации с соответствук цего выхода блока 1 пам ти на вход информационного ре7 гистра 2. Таким образом, работа каждого управл емого сумматора по модулю jJ,Ba «блока 3 может быть описана следующим образом: если Х О, то У Х, если X, 1, то У Х ® X j- I, .J J - «.VV n-2 где ©означает сумму по модулю 2. Вследствие поступлени  кода с выхода регистра 8 кода полинома на вход блока 7 выбора старшего разр да кода полинома на определенном выходе блока 7 по витс  единица, так что, если в регистре 8 записан код, в котором i- это старший разр д, содержащий единицу (во всех разр дах старше i содержатс  только нули), единица будет только на i-ом выходе блока 7 выбора старшего разр да кода полинома , а на остальных выходах - нули. Эта единственна  единица через соответствующий элемент И блока 6 и элемент ИЛИ 5 подключит к сумматору 4 по модулю два i-й выход блока 1 После подключени  к сумматору 4 по модулю два нужного выхода блока 1 пам ти даетс  сигнал Чтение ЗБ (такт Т4). Считывание информации производитс  по адресу, соответствующему номеру обслуживаемого канала. Считанна  из блока 1 пам ти информаци  записываетс  сигналом Запись в Рг2 (такт Т5) в информационный регистр 2, предварительно подверга сь изменению в блоке 3 сумматоров по модулю два так, что в информационный регистр 2 записываетс  сумма по модулю два информации с выхода сумматора 4 по модулю два и соответствующих разр дов дчитанной из блока 1 пам ти информации. Следующа  операци  - запись информации из информационного регистра 2 в блок 1 пам ти по сигналу Запись в ЗБ (такт Т6). Информаци  с выхода информационного регистра 2 без изменени  записьшаетс  в ту же  чейку блока 1 пам ти, откуда производилось считывание информации. Таким образом, за 7 тактов (Т1 Т7 ) работы устройства происходит кодирование одного бита информации и запоминание промежуточного результата . Окончательный результат кодировани  по какому-либо каналу проверочные разр да дл  m -разр дного информационного сообщени  - получают на информационном регистре 2 через m циклов подключение данного канала к устройству дл  кодировани . Полученные проверочные разр ды выдаютс  с выхода информационного регистра 2 в передающее устройство, которое передает их в канал передачи данных вслед за информационными разр дами . Предлагаемое устройство позвол ет производить смену вида производ щего полинома быстро, без изменени  схемы соединений, что уменьшает среднее врем  кодировани  заданным ансамблем циклических кодов, каждый из которых используетс  при передаче информации заданной группе абонентов, обслуживаемых групповым устройством передачи данных.
S
фиг. /
фиг. 2

Claims (2)

  1. г 1. УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ЦИКЛИЧЕСКИХ КОДОВ, содержащее блок памяти, выходы разрядов которого подключены к первым входам К-1 сумматоров по модулю два, к вторым входам которых, а также к входу первого разряда информационного регистра подключен выход К-го сумматора по модулю два, первый вход которого является входом устройства, а выходы L-1 сум-, маторов по модулю два подключены к остальным входам информационного регистра, выходы разрядов которого подключены к соответствующим входам блока памяти и являются выходами устройства, отличающееся · тем, что, с целью уменьшения времени кодирования, в него введены последовательно соединенные регистр кода полинома, блок выбора старшего разряда кода полинома, блок элементов И и элемент ИЛИ, выход которого подключен к второму входу К.-го сумматора по модулю два, при этом выходы разрядов регистра кода полинома подключены к управляющим входам К-1 сумматоров по модулю два, первые входы которых объединены с вторыми входами блока элементов И. ,
  2. 2. Устройство поп. 1, отличающееся тем, что каждый К-1 сумматор по модулю два выполнен в виде последовательно соединенных первого элемента Й, первый вход которого является первым входом каждого из К-1 сумматоров по модулю два, первого элемента НЕ, второго элемент та И и элемента ИЛИ, выход которого является выходом каждого из К-1 сумматоров по модулю два, а также второго элемента НЕ, вход которого является вторым входом каждого из К-1 сумматоров по модулю два и объе »SUn,· 1083385 динен с вторым входом второго элемента И, выход второго элемента НЕ подключен к первому входу третьего °элемента И, второй и третий входы которого являются первым и управляю|щим входами каждого из К.-1 сумматоров по модулю два соответственно, причем управляющий вход каждого из. К-1 сумматоров по модулю два соединен с вторым входом первого элемента И, а выход третьего элемента И подключен к .второму,входу элемента ИЛИ.
SU823380879A 1982-01-07 1982-01-07 Устройство дл кодировани циклических кодов SU1083385A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823380879A SU1083385A1 (ru) 1982-01-07 1982-01-07 Устройство дл кодировани циклических кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823380879A SU1083385A1 (ru) 1982-01-07 1982-01-07 Устройство дл кодировани циклических кодов

Publications (1)

Publication Number Publication Date
SU1083385A1 true SU1083385A1 (ru) 1984-03-30

Family

ID=20992067

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823380879A SU1083385A1 (ru) 1982-01-07 1982-01-07 Устройство дл кодировани циклических кодов

Country Status (1)

Country Link
SU (1) SU1083385A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Питерсон У., Уэлдон Э. Коды исправл ющие ошибки. М., Мир, 1976, с. 252, фиг.81. 2, Авторское свидетельство СССР № 510782, кл. Н 03 К 13/02, 1974 (прототип). *

Similar Documents

Publication Publication Date Title
CN101192833B (zh) 一种低密度校验码ldpc并行编码的装置及方法
EP0166560A2 (en) Multi-dimensional coding for error reduction
CN112039535B (zh) 一种基于准循环生成矩阵的码率兼容ldpc编码器
US4395768A (en) Error correction device for data transfer system
CA2059396C (en) Compact device for checking a header error in asynchronous transfer mode cells
US5978883A (en) Block interleaving and deinterleaving method and device therefor
US4713804A (en) Method and device for converting digital channel multiframes into packet multiframes
US3588364A (en) Adaptive encoder and decoder
US4293951A (en) Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block
US3571795A (en) Random and burst error-correcting systems utilizing self-orthogonal convolution codes
US6970112B2 (en) Method for transmitting a digital message and system for carrying out said method
US5056087A (en) Pcm communication system
SU1083385A1 (ru) Устройство дл кодировани циклических кодов
US4851837A (en) Method and apparatus for processing digital signals prior to recording
US6140947A (en) Encoding with economical codebook memory utilization
US3530459A (en) Analog-to-digital multiplex coder
CN111900999A (zh) 一种面向卫星非连续通信的高性能极化编码方法及编码器
CN108540138B (zh) 一种csraa编码电路及编码器
JPH03198544A (ja) パリティ計数回路
US3035257A (en) Cumulative code translator
RU29816U1 (ru) Кодирующее устройство помехоустойчивого кода
EP1442546B1 (en) Ovsf code generation
SU535732A1 (ru) Устройство дл программного опроса телеметрических каналов
SU1275780A1 (ru) Устройство дл блокового кодировани дельта-модулированного сигнала
SU510782A1 (ru) Устройство кодировани циклических кодов