JPS6057703B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6057703B2 JPS6057703B2 JP16858380A JP16858380A JPS6057703B2 JP S6057703 B2 JPS6057703 B2 JP S6057703B2 JP 16858380 A JP16858380 A JP 16858380A JP 16858380 A JP16858380 A JP 16858380A JP S6057703 B2 JPS6057703 B2 JP S6057703B2
- Authority
- JP
- Japan
- Prior art keywords
- oxidation
- film
- resistant
- oxide film
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置及びその製造方法に係り、特にＭ
ＯＳＬＩ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎ−ｄｕ
ｃｔｏｒ−レｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄｃ
ｉｒｃｕｉｔ）の素子間分離技術の改良に関する。
ＯＳＬＩ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎ−ｄｕ
ｃｔｏｒ−レｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄｃ
ｉｒｃｕｉｔ）の素子間分離技術の改良に関する。
従来、ＭＯＳＬＳＩの素子分離法として所謂選択酸化法
が一般に用いられてきたが、集積度が高くなるにつれて
種々の欠点が生じてきた。
が一般に用いられてきたが、集積度が高くなるにつれて
種々の欠点が生じてきた。
以下、この欠点について第１図を参照して説明する。
同図は、シリコン基板（例えばｐ型、方位：（１００）
）１に酸化膜２を成長させ、窒化膜３を堆積し、パター
ニングしてフィールド部に不純物を添加し反転防止領域
４を形成した後、フィールド酸化を行いフィールド酸化
膜５を形成した直後の状態を示している。選択酸化法の
高集積化に対する欠点としては、まず第１にフィールド
酸化時にフィールド酸化膜Ｊ５が窒化膜３下に食い込ん
で成長する所謂パートピーク効果がある。
）１に酸化膜２を成長させ、窒化膜３を堆積し、パター
ニングしてフィールド部に不純物を添加し反転防止領域
４を形成した後、フィールド酸化を行いフィールド酸化
膜５を形成した直後の状態を示している。選択酸化法の
高集積化に対する欠点としては、まず第１にフィールド
酸化時にフィールド酸化膜Ｊ５が窒化膜３下に食い込ん
で成長する所謂パートピーク効果がある。
すなわち第１図に示すようにパートピークの長さをＢ（
例えば１μ７ＴＬ）とすれば、窒化膜３の最小スペーシ
ング（写真蝕刻法の技術限界で決定される）をＡ（例え
ば１μ７ＴＬ）と７してもフィールド最小幅ＣはＣ■夙
＋Ｂ（例えば３μＴｒＬ）となつてしまい、フィールド
の幅をこれ以下にすることは不可能であり、ＬＳＩの微
細化にとつて大きな障害となつていた。第２の問題とし
て、チャンネルストッパー用にイオン注入したボロンが
フィールド酸化中に横方向にも拡散し素子形成領域（第
１図でＤの部分）がｐ＋領域となることにより、実効的
な素子領域が狭くなつてしまうことがある。この結果、
トランジスタ電流が減少したり、しきい値電圧が上つて
しまうなどのナロウチヤンネル効果が生じる。これらは
素子の微細化とともに次第に問題となりつつある。さら
に、ｐ＋領域が横方向に広がることにより素子領域のｎ
＋層と基板間の浮遊キャパシタンスも素子が小さくなる
に従い無視できなくなつている。この発明は上記実情に
鑑みてなされたもので、その目的は、従来の素子分離技
術の問題点を解消し、ＬＳＩの高集積化及び高性能化を
可能とする半導体装置及びその製造方法を提供すること
にある。以下、図面を参照してこの発明の一実施例をｎ
チャンネルＭＯＳＬＳＩの製造工程に適用した場合に１
ついて説明する。
例えば１μ７ＴＬ）とすれば、窒化膜３の最小スペーシ
ング（写真蝕刻法の技術限界で決定される）をＡ（例え
ば１μ７ＴＬ）と７してもフィールド最小幅ＣはＣ■夙
＋Ｂ（例えば３μＴｒＬ）となつてしまい、フィールド
の幅をこれ以下にすることは不可能であり、ＬＳＩの微
細化にとつて大きな障害となつていた。第２の問題とし
て、チャンネルストッパー用にイオン注入したボロンが
フィールド酸化中に横方向にも拡散し素子形成領域（第
１図でＤの部分）がｐ＋領域となることにより、実効的
な素子領域が狭くなつてしまうことがある。この結果、
トランジスタ電流が減少したり、しきい値電圧が上つて
しまうなどのナロウチヤンネル効果が生じる。これらは
素子の微細化とともに次第に問題となりつつある。さら
に、ｐ＋領域が横方向に広がることにより素子領域のｎ
＋層と基板間の浮遊キャパシタンスも素子が小さくなる
に従い無視できなくなつている。この発明は上記実情に
鑑みてなされたもので、その目的は、従来の素子分離技
術の問題点を解消し、ＬＳＩの高集積化及び高性能化を
可能とする半導体装置及びその製造方法を提供すること
にある。以下、図面を参照してこの発明の一実施例をｎ
チャンネルＭＯＳＬＳＩの製造工程に適用した場合に１
ついて説明する。
（１）まず、シリコン基板（ｐ型、方位：（１００））
１−１に例えば窒化膜（Ｓｉ３Ｎ４膜）の耐酸化性膜１
２を膜厚が１０００Ａとなるように堆積する。
１−１に例えば窒化膜（Ｓｉ３Ｎ４膜）の耐酸化性膜１
２を膜厚が１０００Ａとなるように堆積する。
そして、この耐酸化性膜１２上にＣＶＤ２（Ｃｈｅｍｉ
ｃａｌＶａｐＯｕｒＤｅｐＯｓｉｔｉＯｎ）法により、
膜厚５０００Ａの絶縁膜１３（例えばＳｌＯ２膜）を堆
積する。
ｃａｌＶａｐＯｕｒＤｅｐＯｓｉｔｉＯｎ）法により、
膜厚５０００Ａの絶縁膜１３（例えばＳｌＯ２膜）を堆
積する。
さらに、この絶縁膜１３上にマスキング材料例えばレジ
スト膜１４を堆積する。しかる後写真蝕刻法等を用いレ
ジスト膜１４をマス５クとして、素子分離領域の耐酸化
性膜１２をエッチング除去する。このとき、耐酸化性膜
１２及び絶縁膜１３にサイドエッチング（例えばサイド
エッチング量Ｅ＝１０００Ａ）が生じ、レジスト膜１４
の下にオーバーハングが生ずるように３する（第２図ａ
）。なお、サイドエッチングを行う方法として、耐酸化
性膜１２及び絶縁膜１３を下方にエッチングすると同時
に側面部をエッチングするようなエッチング方法を用い
てもよく、始めにサイドエッチングがない方法で工４ツ
チングを行い後で側面部のみエッチングする方法を用い
てもよい。（Ｉｉ）次に、例えばＡＩ（アルミニウム）
などの保護膜１５を例えば蒸着などにより堆積する（第
２図ｂ）。
スト膜１４を堆積する。しかる後写真蝕刻法等を用いレ
ジスト膜１４をマス５クとして、素子分離領域の耐酸化
性膜１２をエッチング除去する。このとき、耐酸化性膜
１２及び絶縁膜１３にサイドエッチング（例えばサイド
エッチング量Ｅ＝１０００Ａ）が生じ、レジスト膜１４
の下にオーバーハングが生ずるように３する（第２図ａ
）。なお、サイドエッチングを行う方法として、耐酸化
性膜１２及び絶縁膜１３を下方にエッチングすると同時
に側面部をエッチングするようなエッチング方法を用い
てもよく、始めにサイドエッチングがない方法で工４ツ
チングを行い後で側面部のみエッチングする方法を用い
てもよい。（Ｉｉ）次に、例えばＡＩ（アルミニウム）
などの保護膜１５を例えば蒸着などにより堆積する（第
２図ｂ）。
このとき、保護膜１５は横方向への回り込みが少なく耐
酸化性膜１２及び絶縁膜１３の側面部には殆んど堆積し
ないように蒸着する。（Ｉｉｉ）次に、レジスト膜１４
を剥離する。
酸化性膜１２及び絶縁膜１３の側面部には殆んど堆積し
ないように蒸着する。（Ｉｉｉ）次に、レジスト膜１４
を剥離する。
これによりレジスト膜１４上の保護膜１５も剥離され、
基板１１上の保護膜１５のみ残る。また、このときの耐
酸化性膜１２及び絶縁膜１３からなるパターンと保護膜
１５からなるパターンとの間には、工程（１）で生じた
サイドエッチング分に対応した幅１０００Ａの隙間１６
が生ずる（第２図ｃ）。（Ｉｖ）次に、例えばイオン注
入などを用いて基板１１中に耐酸化性物質を形成するよ
うな不純物、例えば窒素を注入し、耐酸化性障壁膜１７
を形成する（第２図ｄ）。
基板１１上の保護膜１５のみ残る。また、このときの耐
酸化性膜１２及び絶縁膜１３からなるパターンと保護膜
１５からなるパターンとの間には、工程（１）で生じた
サイドエッチング分に対応した幅１０００Ａの隙間１６
が生ずる（第２図ｃ）。（Ｉｖ）次に、例えばイオン注
入などを用いて基板１１中に耐酸化性物質を形成するよ
うな不純物、例えば窒素を注入し、耐酸化性障壁膜１７
を形成する（第２図ｄ）。
この耐酸化性障壁膜１７の深さは例えば５０００Ａとす
る。：ｖ）次に、保護膜１５を剥離した後、フィールド
領域にフィールド反転防止用の不純物例えばボロンをド
ーピングし、フィールド反転防止領域（ｐ＋領域）１８
を形成する（第２図ｅ）。
る。：ｖ）次に、保護膜１５を剥離した後、フィールド
領域にフィールド反転防止用の不純物例えばボロンをド
ーピングし、フィールド反転防止領域（ｐ＋領域）１８
を形成する（第２図ｅ）。
なお、基板濃度等の条件によつては、上記不純物のドー
ピングは必ずしも必要ではなく省略してもよい。Ｖｉ）
次に、絶縁膜１３を剥離する（第２図ｆ）。
ピングは必ずしも必要ではなく省略してもよい。Ｖｉ）
次に、絶縁膜１３を剥離する（第２図ｆ）。
（至）次に、耐酸化性膜１２及び耐酸化性領域１７をマ
スクにしてフィールド酸化を行い、膜厚８０００Ａのフ
ィールド酸化膜１９を形成する。このとき、フィールド
境界領域には耐酸化性障壁膜１７があるため、フィール
ド酸化膜１９は横方向には成長せず、所謂バードビーク
は発生しない。また、耐酸化性障壁膜１７に阻まれてフ
ィールド反転防止領域１８も横方向へは拡散しない（第
２図ｇ）。嚇 最後に、耐酸化性膜１２を剥離した後、
ゲート酸化膜２０、ゲート電極２１を設け、ソース、ド
レインとなるＮ＋層２２を形成した後、層間絶縁膜２３
を堆積し、コンタクトホール２４を開け、例えばＮの配
線２５を形成し、ＬＳＩの主要な工程を終える（第２図
ｈ）。
スクにしてフィールド酸化を行い、膜厚８０００Ａのフ
ィールド酸化膜１９を形成する。このとき、フィールド
境界領域には耐酸化性障壁膜１７があるため、フィール
ド酸化膜１９は横方向には成長せず、所謂バードビーク
は発生しない。また、耐酸化性障壁膜１７に阻まれてフ
ィールド反転防止領域１８も横方向へは拡散しない（第
２図ｇ）。嚇 最後に、耐酸化性膜１２を剥離した後、
ゲート酸化膜２０、ゲート電極２１を設け、ソース、ド
レインとなるＮ＋層２２を形成した後、層間絶縁膜２３
を堆積し、コンタクトホール２４を開け、例えばＮの配
線２５を形成し、ＬＳＩの主要な工程を終える（第２図
ｈ）。
以上のような工程を用いることにより、従来発！ｔてい
たバードピークの発生を防止できると共ユ、フィールド
反転防止領域１８の横方向への拡女も防止できる。
たバードピークの発生を防止できると共ユ、フィールド
反転防止領域１８の横方向への拡女も防止できる。
従つて、フィールドの微細化すなわちＬＳＩの高集積化
及び高性能化に大いに貢献できるものである。次に、こ
の発明の他の実施例について説明する。
及び高性能化に大いに貢献できるものである。次に、こ
の発明の他の実施例について説明する。
（１）第２図に示した実施例の工程（Ｉｌｉ）に引き続
き、（■）耐酸化性膜１２、絶縁膜１３及び保護膜１５
をマスクとして、隙間１６部分の基板１１をエッチング
し、例えば深さ５０００Ａの溝２６を形成する（第３図
ａ）。
き、（■）耐酸化性膜１２、絶縁膜１３及び保護膜１５
をマスクとして、隙間１６部分の基板１１をエッチング
し、例えば深さ５０００Ａの溝２６を形成する（第３図
ａ）。
このとき、エッチングの方法としてＲＩＥ（リアクティ
ブ・イオ１ン・エッチング）などを用いれば、溝２６は
サイドエッチングされることなく、ほぼ垂直な側面を有
するようにすることができる。このようにすれば、溝２
６の幅は隙間１６の幅（１０００Ａ）と同じになる。
１（ｖ）次に、例えば窒化膜の耐酸
化性膜２７を全面に堆積する。このとき、溝２６の内壁
面にもよく堆積するようにすれば、耐酸化性膜２７が溝
２６の幅の２分の１以上（例えば１０００Ａ／２＝５０
０Ａ以上として８００Ａ）堆積する２と、溝２６を完全
に耐酸化性膜２７で塞ぐことができる（第３図ｂ）。（
Ｖｉ）次に、耐酸化性膜２７を全面エッチングして溝２
６部のみ耐酸化性膜２７を残す。
ブ・イオ１ン・エッチング）などを用いれば、溝２６は
サイドエッチングされることなく、ほぼ垂直な側面を有
するようにすることができる。このようにすれば、溝２
６の幅は隙間１６の幅（１０００Ａ）と同じになる。
１（ｖ）次に、例えば窒化膜の耐酸
化性膜２７を全面に堆積する。このとき、溝２６の内壁
面にもよく堆積するようにすれば、耐酸化性膜２７が溝
２６の幅の２分の１以上（例えば１０００Ａ／２＝５０
０Ａ以上として８００Ａ）堆積する２と、溝２６を完全
に耐酸化性膜２７で塞ぐことができる（第３図ｂ）。（
Ｖｉ）次に、耐酸化性膜２７を全面エッチングして溝２
６部のみ耐酸化性膜２７を残す。
このとき、耐酸化性膜２７をオーバーエッチングしての
耐酸化性膜１２の上面と同じ高さになるようにしてもよ
い（第３図ｃ）。（Ｖｉｉ）以下、第２図に示した実施
例の工程（Ｖ）以下と同様にしてフィールド酸化膜を形
成し、？ｌを完成する。
耐酸化性膜１２の上面と同じ高さになるようにしてもよ
い（第３図ｃ）。（Ｖｉｉ）以下、第２図に示した実施
例の工程（Ｖ）以下と同様にしてフィールド酸化膜を形
成し、？ｌを完成する。
（２）第３図に示した実施例において、耐酸化性膜２７
の代りに低溶融性絶縁膜、例えばボロンリン硅化ガラス
（ＢＰＳＧ）、リン硅化ガラス（ＰＳＧ）、砒素硅化ガ
ラス（ＡｓＳＧ）等を堆積し溶融させた後、全面エッチ
ングするようにして．もよく、または耐酸化性膜２７の
上にさらに溶融する膜を堆積し、これを溶融させてから
全面エッチングしてもよい。
の代りに低溶融性絶縁膜、例えばボロンリン硅化ガラス
（ＢＰＳＧ）、リン硅化ガラス（ＰＳＧ）、砒素硅化ガ
ラス（ＡｓＳＧ）等を堆積し溶融させた後、全面エッチ
ングするようにして．もよく、または耐酸化性膜２７の
上にさらに溶融する膜を堆積し、これを溶融させてから
全面エッチングしてもよい。
（３）第３図に示した実施例において、耐酸化性膜２７
はＳｉ３Ｎ４のみでなく酸化アルミナ膜（Ａｌ２Ｏ３）
でもよいし、例えば酸化アルミナ膜Ａｌ２Ｏ３と窒化膜
Ｓｉ３Ｎ４のように２層以上の構成であつてもよい。
はＳｉ３Ｎ４のみでなく酸化アルミナ膜（Ａｌ２Ｏ３）
でもよいし、例えば酸化アルミナ膜Ａｌ２Ｏ３と窒化膜
Ｓｉ３Ｎ４のように２層以上の構成であつてもよい。
（４）第３図に示した実施例において、耐酸化性膜２７
を堆積する前に、溝２６部が埋まらない程度の厚さで薄
く絶縁膜（例えばＳｉＯ２）などを堆積しておいてもよ
い。
を堆積する前に、溝２６部が埋まらない程度の厚さで薄
く絶縁膜（例えばＳｉＯ２）などを堆積しておいてもよ
い。
また、この堆積膜は例えば基板１１を酸化して形成して
もよい。（５）第３図に示した実施例において、溝２６
を形成後、この溝２６部にチャンネルストッパーのため
の不純物（例えばボロン）をイオン注入してもよい。
もよい。（５）第３図に示した実施例において、溝２６
を形成後、この溝２６部にチャンネルストッパーのため
の不純物（例えばボロン）をイオン注入してもよい。
（６）第２図に示した実施例において、工程（Ｉｖ）で
耐酸化性物質を形成するような不純物を注入した後、工
程（財）のフィールド酸化の前までに熱処理を行い、耐
酸化性物質をデンシフアイしてもよい。
耐酸化性物質を形成するような不純物を注入した後、工
程（財）のフィールド酸化の前までに熱処理を行い、耐
酸化性物質をデンシフアイしてもよい。
（７）以上の実施例においては、フィールド酸化をする
基板１１の部分はエッチングしない方式をとつたが、第
４図ａに示すように基板１１をエッチングしておき、第
４図ｂに示すようにフィールド酸化膜１９を形成し、基
板１１とフィールド酸化膜１９が平坦となるようにして
もよい。
基板１１の部分はエッチングしない方式をとつたが、第
４図ａに示すように基板１１をエッチングしておき、第
４図ｂに示すようにフィールド酸化膜１９を形成し、基
板１１とフィールド酸化膜１９が平坦となるようにして
もよい。
この基板１１のエッチングは基板１１中の耐酸化性障壁
膜１７あるいは耐酸化性膜２７の形成の前でも後でもよ
い。（８） （１），（２）において、耐酸化性膜１２
の上に絶縁膜１３を形成したが、この絶縁膜１３は必ず
しも必要ではない。
膜１７あるいは耐酸化性膜２７の形成の前でも後でもよ
い。（８） （１），（２）において、耐酸化性膜１２
の上に絶縁膜１３を形成したが、この絶縁膜１３は必ず
しも必要ではない。
（９）１，２において、耐酸化性膜１２の下に絶縁膜（
例えばＳｉＯ２）を薄く堆積しておいてもよい。
例えばＳｉＯ２）を薄く堆積しておいてもよい。
また、この絶縁膜は基板１１を酸化して形成してもよい
。（代）以上の実施例では、基板１１上の耐酸化性膜１
２と基板１１に埋込む耐酸化性障壁膜１７又は耐酸化性
膜２７として同じ物質を使用してきたが、の耐酸化性膜
１２として例えば酸化アルミナ膜Ａｌ２Ｏ３、耐酸化性
障壁膜１７又は耐酸化性膜２７として窒化膜Ｓｉ３Ｎ４
などのようにそれぞれ異なる物質で形成してもよい。
。（代）以上の実施例では、基板１１上の耐酸化性膜１
２と基板１１に埋込む耐酸化性障壁膜１７又は耐酸化性
膜２７として同じ物質を使用してきたが、の耐酸化性膜
１２として例えば酸化アルミナ膜Ａｌ２Ｏ３、耐酸化性
障壁膜１７又は耐酸化性膜２７として窒化膜Ｓｉ３Ｎ４
などのようにそれぞれ異なる物質で形成してもよい。
（１１）以上の実施例はｎチャンネルＭＯＳＬＳＩの製
造工程について説明したが、ｐチャンネルＭＯＳＬＳＩ
の製造工程についても適用できることは勿論である。
造工程について説明したが、ｐチャンネルＭＯＳＬＳＩ
の製造工程についても適用できることは勿論である。
以上のようにこの発明によれば、ＬＳＩの高集積化及び
高性能化を図ることのできる半導体装置及びその製造方
法を提供できる。
高性能化を図ることのできる半導体装置及びその製造方
法を提供できる。
第１図は従来方法によるｎチャンネルＭＯＳＬＳＩの構
成を示す断面図、第２図ａ−ｈはこの発明の一実施例に
係るｎチャンネルＭＯＳＬＳＩの製造工程を示す断面図
、第３図ａ−ｃ及び第４図Ａ，ｂはそれぞれこの発明の
他の実施例を示す図である。 １１・・・・・ｐ型シリコン基板、１２・・・・・・耐
酸化性膜、１３・・・・・・絶縁膜、１４・・・・・ル
ジスト膜、１５・・・・・保護膜、１６・・・・・隙間
、１７・・・・・・耐酸化性障壁膜、１８・・・・フィ
ールド反転防止領域、１９・・・・フィールド酸化膜、
２０・・・・・・ゲート酸化膜、２１・・・・・・ゲー
ト電極、２２・・・・・・Ｎ＋層、２３・・・・・・層
間絶縁膜、２４・・・・・・コンタクトホール、２５・
・に配線。
成を示す断面図、第２図ａ−ｈはこの発明の一実施例に
係るｎチャンネルＭＯＳＬＳＩの製造工程を示す断面図
、第３図ａ−ｃ及び第４図Ａ，ｂはそれぞれこの発明の
他の実施例を示す図である。 １１・・・・・ｐ型シリコン基板、１２・・・・・・耐
酸化性膜、１３・・・・・・絶縁膜、１４・・・・・ル
ジスト膜、１５・・・・・保護膜、１６・・・・・隙間
、１７・・・・・・耐酸化性障壁膜、１８・・・・フィ
ールド反転防止領域、１９・・・・フィールド酸化膜、
２０・・・・・・ゲート酸化膜、２１・・・・・・ゲー
ト電極、２２・・・・・・Ｎ＋層、２３・・・・・・層
間絶縁膜、２４・・・・・・コンタクトホール、２５・
・に配線。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板と、前記半導体基板の主面に設けられた
複数の島領域と、前記島領域間に埋設されたフィールド
酸化膜と、前記フィールド酸化膜を取り囲み、かつ同フ
ィールド酸化膜より深く形成された耐酸化性障壁膜とを
具備したことを特徴とする半導体装置。 ２ 半導体基板の主面に耐酸化性膜を堆積しパターニン
グした後、この耐酸化性膜のパターンとす隣接する部分
の前記半導体基板の表面から内部にわたり耐酸化性障壁
膜を形成する工程と、前記耐酸化性膜及び前記耐酸化性
障壁膜をマスクとしてフィールド酸化を行い、前記耐酸
化性障壁膜よりも浅いフィールド酸化膜を形成する工程
とを具備したことを特徴とする半導体装置の製造方法。 ３ 前記フィールド酸化膜を形成する以前にフィールド
酸化膜形成予定領域の前記半導体基板をエッチングして
おき、前記半導体基板と前記フィールド酸化膜とを平坦
にすることを特徴とする特許請求の範囲第２項記載の半
導体装置の製造方法。４ 前記耐酸化性障壁膜を形成す
る工程は、前記耐酸化性膜のパターンを用いて、そのパ
ターンと隣接する部分の前記半導体基板の表面から内部
にわたり垂直な溝を形成する工程と、前記溝に耐酸化性
物質を埋め込み、前記パターニングされた耐酸化性膜に
連続する耐酸化性障壁膜を形成する工程とからなること
を特徴とする特許請求の範囲第２項又は第３項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16858380A JPS6057703B2 (ja) | 1980-11-29 | 1980-11-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16858380A JPS6057703B2 (ja) | 1980-11-29 | 1980-11-29 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5791536A JPS5791536A (en) | 1982-06-07 |
| JPS6057703B2 true JPS6057703B2 (ja) | 1985-12-16 |
Family
ID=15870741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16858380A Expired JPS6057703B2 (ja) | 1980-11-29 | 1980-11-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057703B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669066B2 (ja) * | 1984-02-01 | 1994-08-31 | 株式会社日立製作所 | 半導体装置の製造方法 |
| KR960005839A (ko) * | 1994-07-06 | 1996-02-23 | 김주용 | 반도체 소자의 필드 산화막 형성방법 |
-
1980
- 1980-11-29 JP JP16858380A patent/JPS6057703B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5791536A (en) | 1982-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0424019B1 (en) | Field-effect-transistor with gate spacer | |
| US5053849A (en) | Transistor with overlapping gate/drain and two-layered gate structures | |
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0193117A2 (en) | Method of manufacturing semiconductor device | |
| US4486943A (en) | Zero drain overlap and self aligned contact method for MOS devices | |
| US4532696A (en) | Method of manufacturing a semiconductor device for forming a deep field region in a semiconductor substrate | |
| JPS622465B2 (ja) | ||
| US4737831A (en) | Semiconductor device with self-aligned gate structure and manufacturing process thereof | |
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| JPS6355780B2 (ja) | ||
| US5705440A (en) | Methods of fabricating integrated circuit field effect transistors having reduced-area device isolation regions | |
| JPS6057703B2 (ja) | 半導体装置及びその製造方法 | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| EP0081999A2 (en) | A method of fabricating a MOS transistor on a substrate | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| JPH0738095A (ja) | 半導体装置及びその製造方法 | |
| JPS6119111B2 (ja) | ||
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6340374A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| JPH09321294A (ja) | 半導体装置の製造方法 | |
| JP3123598B2 (ja) | Ｌｓｉ及びその製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| JPS6117143B2 (ja) | ||
| JP3208952B2 (ja) | 高耐圧トランジスタの製造方法 |