JPS6056329B2 - 掃引受信機 - Google Patents
掃引受信機Info
- Publication number
- JPS6056329B2 JPS6056329B2 JP5497277A JP5497277A JPS6056329B2 JP S6056329 B2 JPS6056329 B2 JP S6056329B2 JP 5497277 A JP5497277 A JP 5497277A JP 5497277 A JP5497277 A JP 5497277A JP S6056329 B2 JPS6056329 B2 JP S6056329B2
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- pulse
- flip
- flop
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
- H03J7/285—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は掃引パルス発生回路よりの掃引パルスを計数
手段で計数し、ディジタル−アナログ変換手段により、
計数手段の計数値をアナログ電圧に変換し、該電圧て電
子同調回路を制御し掃引選局する掃引受信機に関し、特
に掃引停止及び掃引開始時における誤動作を防止したこ
とを特徴とする掃引受信機に関する。
手段で計数し、ディジタル−アナログ変換手段により、
計数手段の計数値をアナログ電圧に変換し、該電圧て電
子同調回路を制御し掃引選局する掃引受信機に関し、特
に掃引停止及び掃引開始時における誤動作を防止したこ
とを特徴とする掃引受信機に関する。
このように掃引パルスにより選局する一例として、デ
ィジタル−アナログ変換手段を位相同期ループ（ＰＬＬ
）で構成した第１図に示すようなシンセサイザ受信機が
実用化されている。
ィジタル−アナログ変換手段を位相同期ループ（ＰＬＬ
）で構成した第１図に示すようなシンセサイザ受信機が
実用化されている。
即ちヘテローダイン受信機の局部発振回路１をＰＬＬＩ
で構成し、該ＰＬＬＩを構成するプログラマブル分周器
３の分周比を、分周比設定用カウンター４と掃引パルス
発生回路５により可変し選択するもので、掃 引キー６
の操作で掃引パルス発生回路５からパルスを発生させ、
分周比設定用カウンター４で計数し、プログラマブル分
周器３の分周比を変更し掃引を開始する。そして掃引中
に放送を受信すれば、検波回路７から受信検出信号ｓ。
が発生し、掃引パルス発生回路５のパルス発生を停止さ
せ受信を継続させる。 ところで受信検出信号ｓ。
で構成し、該ＰＬＬＩを構成するプログラマブル分周器
３の分周比を、分周比設定用カウンター４と掃引パルス
発生回路５により可変し選択するもので、掃 引キー６
の操作で掃引パルス発生回路５からパルスを発生させ、
分周比設定用カウンター４で計数し、プログラマブル分
周器３の分周比を変更し掃引を開始する。そして掃引中
に放送を受信すれば、検波回路７から受信検出信号ｓ。
が発生し、掃引パルス発生回路５のパルス発生を停止さ
せ受信を継続させる。 ところで受信検出信号ｓ。
は、弱電界の場合波打つて変動することがあり、このよ
うな信号ではパ・ルス発生器５の出力を停止するには適
当でない為、一般に受信検出信号をフリップフロップで
受け、波形整形された出力をストップ信号として利用す
るよう構成されているが、この場合現在受信中の局から
他の局を受信しようとする際にフリツプフ頭ノブをリセ
ットする時期が問題となる。即ち掃引パルス発生回路５
よりのパルスで、分周比設定用カウンタ４はＮからＮ＋
１の状態に変わり次の局を選局しようとするけれども、
検波回路７からの受信検出信号ｓ。は、回路の時定数等
の為第２図に示すように、分周比設定用カウンター４の
値がＮ＋１になり放送が受信されなくても、直ちに消滅
せず時間遅れを、を有している。この為分周比設定用カ
ウンター４のＮ＋１に放送局がなくても掃引がストップ
されてしまう。即ち受信検出信号が消滅する迄何回も掃
引操作をしなければ新しい局を受信できない欠点があつ
た。 そこで、従来は第３図に示すように、掃引入力が
ある限り即ち掃引キー６が操作されている間は、たとえ
受信検出信号ｓ。
うな信号ではパ・ルス発生器５の出力を停止するには適
当でない為、一般に受信検出信号をフリップフロップで
受け、波形整形された出力をストップ信号として利用す
るよう構成されているが、この場合現在受信中の局から
他の局を受信しようとする際にフリツプフ頭ノブをリセ
ットする時期が問題となる。即ち掃引パルス発生回路５
よりのパルスで、分周比設定用カウンタ４はＮからＮ＋
１の状態に変わり次の局を選局しようとするけれども、
検波回路７からの受信検出信号ｓ。は、回路の時定数等
の為第２図に示すように、分周比設定用カウンター４の
値がＮ＋１になり放送が受信されなくても、直ちに消滅
せず時間遅れを、を有している。この為分周比設定用カ
ウンター４のＮ＋１に放送局がなくても掃引がストップ
されてしまう。即ち受信検出信号が消滅する迄何回も掃
引操作をしなければ新しい局を受信できない欠点があつ
た。 そこで、従来は第３図に示すように、掃引入力が
ある限り即ち掃引キー６が操作されている間は、たとえ
受信検出信号ｓ。
が残つていたとしても無視する方式にされ、前述のよう
に掃引開始で掃引が前の局の受信検出信号で誤つて停止
しないよう構成されていた。しカルこの方式では、掃引
キー６が操作されている限り受信検出信号Ｓ。は無視さ
れる為、隣接局の受信が困難であつた。即ち一局分の掃
引パルスに相当する時間だけ掃引キー６を操作すること
は、ほとんど不可能の為次に受信できる局は、現在受信
中の局から４〜５局飛び越した局になさらざるを得ない
。これは操作者にとつては好ましくない。従つて、本発
明は上記欠点に鑑みなされたものて、掃引開始時受信検
出信号を所定期間無視すると共に、受信検出信号の消滅
後に掃引パルス発生回路よりのパルスにより、前述のフ
リップフロップをリセットし受信準備状態となし、且つ
掃引開始で掃引パルス発生回路から分周比設定用カウン
ターに加えられる掃引パルスを制御することにより、掃
引開始での誤動作を防止し、且つ隣接局も確実に受信す
ることができる掃引受信機を提供するものである。尚本
発明の掃引受信機の構成は第１図と同一であるので、特
に本発明によつて改良された掃引パルス発生回路５につ
いてのみ第４図乃至第６図に基づいて詳細に説明する。
ｌはＤフリップフロップ９，１０＜！：．ＡＮＤゲート
１１よりなり、掃引キー６が操作された時、第５図Ｃに
示すような単パルスをＡＮＤゲート１１から発生し、掃
引フリップフロップ１２をセットする単パルス発生回路
、１３は掃引フリップフロップ１２のセット出力Ｑで発
振を開始するパルス発生回路で、ｅに示すようなパルス
列を発生す！る。
に掃引開始で掃引が前の局の受信検出信号で誤つて停止
しないよう構成されていた。しカルこの方式では、掃引
キー６が操作されている限り受信検出信号Ｓ。は無視さ
れる為、隣接局の受信が困難であつた。即ち一局分の掃
引パルスに相当する時間だけ掃引キー６を操作すること
は、ほとんど不可能の為次に受信できる局は、現在受信
中の局から４〜５局飛び越した局になさらざるを得ない
。これは操作者にとつては好ましくない。従つて、本発
明は上記欠点に鑑みなされたものて、掃引開始時受信検
出信号を所定期間無視すると共に、受信検出信号の消滅
後に掃引パルス発生回路よりのパルスにより、前述のフ
リップフロップをリセットし受信準備状態となし、且つ
掃引開始で掃引パルス発生回路から分周比設定用カウン
ターに加えられる掃引パルスを制御することにより、掃
引開始での誤動作を防止し、且つ隣接局も確実に受信す
ることができる掃引受信機を提供するものである。尚本
発明の掃引受信機の構成は第１図と同一であるので、特
に本発明によつて改良された掃引パルス発生回路５につ
いてのみ第４図乃至第６図に基づいて詳細に説明する。
ｌはＤフリップフロップ９，１０＜！：．ＡＮＤゲート
１１よりなり、掃引キー６が操作された時、第５図Ｃに
示すような単パルスをＡＮＤゲート１１から発生し、掃
引フリップフロップ１２をセットする単パルス発生回路
、１３は掃引フリップフロップ１２のセット出力Ｑで発
振を開始するパルス発生回路で、ｅに示すようなパルス
列を発生す！る。
士工はＤフリップフロップ１５，１６とＡＮＤゲート１
７よりなり、前記パルス発生回路１３の発振パルスｅを
ｆに示すようなパルス列に変換するパルス変換回路、±
ｕはパルス変換回路±１よりのパルスｆから１発パルス
を抜く為のパ！ルス制御回路で、ＡＮＤゲート１９，２
０，２１とＪＫフリップフロップ２２，２３で構成され
、ＮΦゲート２１の出力が分周比設定用カウンター４に
加えられている。ス１は検波回路７からの受信検出信号
Ｓ。をセット優先のフリップフロップＺ２５で受け波形
製形した後、Ｄフリップフロップ２６，２７とＡＮＤゲ
ート２８により第６図に示すようなストップ信号Ｓ１を
発生し、掃引フリップフロップ１２をリセットし掃引パ
ルスの発生を停止させる掃引停止制御回路である。そし
て単パルス発生回路旦の出力が、パルス制御回路±ＵＯ
）ＪＫフリップフロップ２３のリセット端子に、又パル
ス制御回路■のＡＮＤゲート２０の出力が、掃引停止制
御回路１１のフリップフロップ２５のリセット端子に加
えられている。
７よりなり、前記パルス発生回路１３の発振パルスｅを
ｆに示すようなパルス列に変換するパルス変換回路、±
ｕはパルス変換回路±１よりのパルスｆから１発パルス
を抜く為のパ！ルス制御回路で、ＡＮＤゲート１９，２
０，２１とＪＫフリップフロップ２２，２３で構成され
、ＮΦゲート２１の出力が分周比設定用カウンター４に
加えられている。ス１は検波回路７からの受信検出信号
Ｓ。をセット優先のフリップフロップＺ２５で受け波形
製形した後、Ｄフリップフロップ２６，２７とＡＮＤゲ
ート２８により第６図に示すようなストップ信号Ｓ１を
発生し、掃引フリップフロップ１２をリセットし掃引パ
ルスの発生を停止させる掃引停止制御回路である。そし
て単パルス発生回路旦の出力が、パルス制御回路±ＵＯ
）ＪＫフリップフロップ２３のリセット端子に、又パル
ス制御回路■のＡＮＤゲート２０の出力が、掃引停止制
御回路１１のフリップフロップ２５のリセット端子に加
えられている。
尚夫々のフリップフロップは第５図ａに示すクロックパ
ルスに同期して制御されている。次に斯る構成よりなる
本発明の動作につき説明）する。
ルスに同期して制御されている。次に斯る構成よりなる
本発明の動作につき説明）する。
先ず現在分周比設定用カウンター４の値がＮで放送を受
信中とする。この時受信検出信号Ｓ。により、掃引停止
制御回路２１のフリップフロップ２５がセットされ、掃
引フリップフロップ１２、パールス制御回路■のＪＫフ
リップフロップ２２はリセット状態にある。したがつて
パルス発生回路１３はパルス発生を停止し、分周比設定
用カウンター４にパルスは入力されず、分周比設定用カ
ウンター４はＮの値を保持し受信を継続している。この
状態から他の局を受信する場合、掃引キー６を操作する
と、単パルス発生回路１から第５図Ｃに示すパルスが発
生され、掃引フリップフロップ１２がセットされ、パル
ス発生回路１３がパルス発振を開始する。この時同時に
パルス制御回路±ｌ（７）ＪＫフリップフロップ２３を
リセットする。そしてパルス変換回路±（から第１パル
スＰ１が発生されると、ＡＮＤゲート１９が開かれＪＫ
フリップフロップ２２をセットするが、セットはパルス
発生から１クロック遅れる為、その間Ｎ１ゲート２１が
開かれ、パルスが分周比設定用カウンター４に加わり値
をＮ＋１にする。このパルスではＡＮＤゲート２０は開
かれず、ＪＫフリップフロップ２３はリセット状態を保
持する。即ち第１パルスＰ１の発生で分周比設定用カウ
ンター４がＮ＋１になり、夫々のフリップフロップは１
２，２２，２５がセット、２３がリセット状態にある。
次に，ＡＮＤゲート１７から第２パルスＰ２が発生した
時、ＪＫフリップフロップ２２の互は“０゛でＡＮＤゲ
ート２１は開かれず、分周比設定用カウンター４には入
力されない。即ち第５図ｋ１第６図に示すように破線の
ところで一発抜かれたことになる。そしてこの時はＡＮ
Ｄゲート２０が開かれ、ＪＫフリップフロップ２３を１
クロック遅れてセットすると同時に、フリップフロップ
２２及び掃引停止制御回路２４のＪＫフリップフロップ
２５をリセットする。したがつてＪＫフリップフロップ
２３のＯが“゜０゛になり、ＡＮＤゲート１９は掃引操
作を再関しない限り、それ以降ＡＮＤゲート１７から発
生するパルスＰ３，Ｐ４・・・によつては開かれず、Ｊ
Ｋフリップフロップ２２をセットしない。即ち第２パル
スＰ２の発生で、分周比設定用カウンター４の値はＮ＋
１の状態が変わらず、各フリップフロップ１２，２３が
セットされているのみで、他のフリップフロップ２２，
２５はいずれもリセットされている。したがつて受信検
出信号Ｓ。が掃引開始後すぐ消滅しないので残つていた
としても、掃引キー６の操作時点ｔ１から第２パルスＰ
２発生迄の期間ｔ１〜Ｔ２は、フリップフロップ２５が
リセットされない為、受信検出信号Ｓ。により再び掃引
フリップフロップ１２がリセットされ掃引が停止される
ことはない。そして第２パルスＰ２の発生から第３パル
スＰ３発生の間は、分周比設定用カウンター４はＮ＋１
の状態を継続しており、且つパルス制御回路±ｕのＪＫ
フリップフロップ２２及び掃引停止制御回路↑１のフリ
ップフロップ２５と共にリセットされている。
信中とする。この時受信検出信号Ｓ。により、掃引停止
制御回路２１のフリップフロップ２５がセットされ、掃
引フリップフロップ１２、パールス制御回路■のＪＫフ
リップフロップ２２はリセット状態にある。したがつて
パルス発生回路１３はパルス発生を停止し、分周比設定
用カウンター４にパルスは入力されず、分周比設定用カ
ウンター４はＮの値を保持し受信を継続している。この
状態から他の局を受信する場合、掃引キー６を操作する
と、単パルス発生回路１から第５図Ｃに示すパルスが発
生され、掃引フリップフロップ１２がセットされ、パル
ス発生回路１３がパルス発振を開始する。この時同時に
パルス制御回路±ｌ（７）ＪＫフリップフロップ２３を
リセットする。そしてパルス変換回路±（から第１パル
スＰ１が発生されると、ＡＮＤゲート１９が開かれＪＫ
フリップフロップ２２をセットするが、セットはパルス
発生から１クロック遅れる為、その間Ｎ１ゲート２１が
開かれ、パルスが分周比設定用カウンター４に加わり値
をＮ＋１にする。このパルスではＡＮＤゲート２０は開
かれず、ＪＫフリップフロップ２３はリセット状態を保
持する。即ち第１パルスＰ１の発生で分周比設定用カウ
ンター４がＮ＋１になり、夫々のフリップフロップは１
２，２２，２５がセット、２３がリセット状態にある。
次に，ＡＮＤゲート１７から第２パルスＰ２が発生した
時、ＪＫフリップフロップ２２の互は“０゛でＡＮＤゲ
ート２１は開かれず、分周比設定用カウンター４には入
力されない。即ち第５図ｋ１第６図に示すように破線の
ところで一発抜かれたことになる。そしてこの時はＡＮ
Ｄゲート２０が開かれ、ＪＫフリップフロップ２３を１
クロック遅れてセットすると同時に、フリップフロップ
２２及び掃引停止制御回路２４のＪＫフリップフロップ
２５をリセットする。したがつてＪＫフリップフロップ
２３のＯが“゜０゛になり、ＡＮＤゲート１９は掃引操
作を再関しない限り、それ以降ＡＮＤゲート１７から発
生するパルスＰ３，Ｐ４・・・によつては開かれず、Ｊ
Ｋフリップフロップ２２をセットしない。即ち第２パル
スＰ２の発生で、分周比設定用カウンター４の値はＮ＋
１の状態が変わらず、各フリップフロップ１２，２３が
セットされているのみで、他のフリップフロップ２２，
２５はいずれもリセットされている。したがつて受信検
出信号Ｓ。が掃引開始後すぐ消滅しないので残つていた
としても、掃引キー６の操作時点ｔ１から第２パルスＰ
２発生迄の期間ｔ１〜Ｔ２は、フリップフロップ２５が
リセットされない為、受信検出信号Ｓ。により再び掃引
フリップフロップ１２がリセットされ掃引が停止される
ことはない。そして第２パルスＰ２の発生から第３パル
スＰ３発生の間は、分周比設定用カウンター４はＮ＋１
の状態を継続しており、且つパルス制御回路±ｕのＪＫ
フリップフロップ２２及び掃引停止制御回路↑１のフリ
ップフロップ２５と共にリセットされている。
したがつてこの間に受信され受信検出信号Ｓ。が発生す
れば、フリップフロップ２５がセットされ、ストップ信
号Ｓ１の発生で掃引フリップフロップ１２がリセットさ
れ、パルス発生回路１３のパルス発生が停止され掃引が
停止され得る（第６図参照）。しかしながらこの間に受
信されない場合、第３パルスＰ３の発生でＡＮＤゲート
２１が開かれ、分周比設定用カウンター４はＮ＋２にな
る。同様にして受信されストップ信号Ｓ１が発生する迄
、パルスＰ３，Ｐ４・・・・・・が分周比設定用カウン
ター４に入力され掃引を行なつていく。尚第６図はＮ＋
２に局がありストップ信号Ｓ１が発生し受信状態になつ
たことを示している。上述の如く本発明の掃引受信機は
、受信検出信号をフリップフロップで波形整形した後ス
トップ信号として利用し、且つフリップフロップのリセ
ットを掃引パルス列から抜かれた第２パルスで行なうこ
とにより、掃引開始時に於ける隣接局の受信を確実に行
なうことができるもので、実用的効果大なるものである
。
れば、フリップフロップ２５がセットされ、ストップ信
号Ｓ１の発生で掃引フリップフロップ１２がリセットさ
れ、パルス発生回路１３のパルス発生が停止され掃引が
停止され得る（第６図参照）。しかしながらこの間に受
信されない場合、第３パルスＰ３の発生でＡＮＤゲート
２１が開かれ、分周比設定用カウンター４はＮ＋２にな
る。同様にして受信されストップ信号Ｓ１が発生する迄
、パルスＰ３，Ｐ４・・・・・・が分周比設定用カウン
ター４に入力され掃引を行なつていく。尚第６図はＮ＋
２に局がありストップ信号Ｓ１が発生し受信状態になつ
たことを示している。上述の如く本発明の掃引受信機は
、受信検出信号をフリップフロップで波形整形した後ス
トップ信号として利用し、且つフリップフロップのリセ
ットを掃引パルス列から抜かれた第２パルスで行なうこ
とにより、掃引開始時に於ける隣接局の受信を確実に行
なうことができるもので、実用的効果大なるものである
。
第１図は本発明に係る掃引受信機の構成を示す図、第２
図は第１図要部の波形を示す図、第３図はパルス発生回
路を制御する従来例を示す図、第４図は本発明によるパ
ルス発生回路の制御手段を示す図、第５図は第４図要部
の波形図、第６図は同じく第４図の要部の関係を示す図
である。
図は第１図要部の波形を示す図、第３図はパルス発生回
路を制御する従来例を示す図、第４図は本発明によるパ
ルス発生回路の制御手段を示す図、第５図は第４図要部
の波形図、第６図は同じく第４図の要部の関係を示す図
である。
Claims (1)
- １ 掃引キー操作で掃引パルスを発生する掃引パルス発
生手段と、発生された掃引パルスを制御するパルス制御
手段と、該手段からの掃引パルスを計数する計数手段と
、該計数手段の計数値をアナログ量に変換し、電子同調
手段を制御するディジタル−アナログ変換手段と、状態
記憶手段で構成され受信検出で前記掃引パルス発生手段
のパルス発生を停止させる掃引停止制御手段よりなる掃
引受信機に於いて、前記掃引停止制御手段の状態記憶手
段が、受信検出信号と掃引キー操作で発生される前記掃
引パルスの第２番目の掃引パルスにより制御されること
を特徴とする掃引受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5497277A JPS6056329B2 (ja) | 1977-05-11 | 1977-05-11 | 掃引受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5497277A JPS6056329B2 (ja) | 1977-05-11 | 1977-05-11 | 掃引受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53139415A JPS53139415A (en) | 1978-12-05 |
| JPS6056329B2 true JPS6056329B2 (ja) | 1985-12-10 |
Family
ID=12985560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5497277A Expired JPS6056329B2 (ja) | 1977-05-11 | 1977-05-11 | 掃引受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6056329B2 (ja) |
-
1977
- 1977-05-11 JP JP5497277A patent/JPS6056329B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53139415A (en) | 1978-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2091509A (en) | Monitoring apparatus and method utilizing signal injection for determining channel reception of video receivers | |
| US4309662A (en) | Circuit for rapidly resynchronizing a clock | |
| JPS60134633A (ja) | 複変換同調器用制御装置 | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| JPH088738A (ja) | Ｐｌｌ回路装置 | |
| JPS6056329B2 (ja) | 掃引受信機 | |
| ES480484A1 (es) | Perfeccionamientos en aparatos correctores de colgamiento util en un sistema de sintonizacion del circuito bloqueado. | |
| US3876945A (en) | Fm-receiver having means for interference suppression | |
| JPS601972B2 (ja) | 掃引受信機 | |
| US5017801A (en) | Method and apparatus for converting a gap-infested read-in clock into a gap-free read-out clock | |
| JPS5814769B2 (ja) | 自動同調受信機 | |
| US4083014A (en) | Frequency lock loop | |
| JPS5941648Y2 (ja) | 時計付受信機 | |
| EP0475468A2 (en) | Phase comparator for a digital phase locked loop | |
| JPS60109330A (ja) | Ｐｌｌ回路 | |
| JPS5843310Y2 (ja) | フアクシミリ装置における電源同期装置 | |
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JPH0211174B2 (ja) | ||
| JPS60116253A (ja) | ビット同期装置 | |
| JP2912680B2 (ja) | デジタル位相同期装置 | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 | |
| SU1202052A1 (ru) | Устройство фазовой автоподстройки | |
| JPH0211175B2 (ja) | ||
| SU1525930A1 (ru) | Устройство дл приема относительного биимпульсного сигнала | |
| SU1120482A1 (ru) | Синтезатор частот |