JPS601972B2 - 掃引受信機 - Google Patents
掃引受信機Info
- Publication number
- JPS601972B2 JPS601972B2 JP15302276A JP15302276A JPS601972B2 JP S601972 B2 JPS601972 B2 JP S601972B2 JP 15302276 A JP15302276 A JP 15302276A JP 15302276 A JP15302276 A JP 15302276A JP S601972 B2 JPS601972 B2 JP S601972B2
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- pulse
- counting
- key
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
- H03J7/285—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は掃引パルス発生回路よりの掃引パルスを計数手
段で計数し、ディジタル−アナログ変換手段により、計
数手段の計数値をアナログ電圧に変換し、該電圧で電子
同調回路を制御し掃引選局する掃引受信機に関し、特に
掃引開始時における隣接局を確実に受信することができ
る縞引受信機に関する。
段で計数し、ディジタル−アナログ変換手段により、計
数手段の計数値をアナログ電圧に変換し、該電圧で電子
同調回路を制御し掃引選局する掃引受信機に関し、特に
掃引開始時における隣接局を確実に受信することができ
る縞引受信機に関する。
このように嶺引パルスにより選局する一例として、ディ
ジタルーアナログ変換手段を位相同期ループ（ＰＬＬ）
で構成した第１図に示すようなシンセサイザ受信機が実
用化されている。
ジタルーアナログ変換手段を位相同期ループ（ＰＬＬ）
で構成した第１図に示すようなシンセサイザ受信機が実
用化されている。
即ちへテロダィン受信機の局部発振回路１をＰＬＬ２で
構成し、該ＰＬＬ２を構成するプログラマブル分周器３
の分周比を、分周比設定用カウンター４と橘引パルス発
生回路５により可変し選局するもので、掃引キー６の操
作で掃引パルス発生回路５からパルスを発生させ、分周
比設定用カウンター４で計数し、プログラマブル分周器
３の分局比を変更し掃引を開始する。そして線引中に放
送を受信すれば、検波回路７からストップ信号Ｓが発生
し掃引パルス発生回路５のパルス発生を停止させ受信を
継続させる。ところで斯様な掃引受信機に於いて、受信
中の局から他の局の受信の為、端引キー６を操作し掃引
を開始した場合、綿引パルス発生回路５よりのパルスで
、分樹比設定用カウンター４はＮからＮ＋１の状態に変
わり次の局を遠局すようとするけれども、検波回路７か
らのストップ信号Ｓは回路の時定数等の為、第２図に示
すように分周比設定用カウンター４の値がＮ＋１になり
放送が受信されなくなっても、直ちに消滅せず時間遅れ
杜を有している。
構成し、該ＰＬＬ２を構成するプログラマブル分周器３
の分周比を、分周比設定用カウンター４と橘引パルス発
生回路５により可変し選局するもので、掃引キー６の操
作で掃引パルス発生回路５からパルスを発生させ、分周
比設定用カウンター４で計数し、プログラマブル分周器
３の分局比を変更し掃引を開始する。そして線引中に放
送を受信すれば、検波回路７からストップ信号Ｓが発生
し掃引パルス発生回路５のパルス発生を停止させ受信を
継続させる。ところで斯様な掃引受信機に於いて、受信
中の局から他の局の受信の為、端引キー６を操作し掃引
を開始した場合、綿引パルス発生回路５よりのパルスで
、分樹比設定用カウンター４はＮからＮ＋１の状態に変
わり次の局を遠局すようとするけれども、検波回路７か
らのストップ信号Ｓは回路の時定数等の為、第２図に示
すように分周比設定用カウンター４の値がＮ＋１になり
放送が受信されなくなっても、直ちに消滅せず時間遅れ
杜を有している。
この為カウンター４のＮ＋１に放送局がなくても、橋引
がストップされてしまう。即ちストップ信号が消滅する
迄何回も掃引操作をしなければ新しい局を受信できない
欠点があった。そこで従来は第３図に示すように、掃引
入力がある限り貝０ち婦引キー６が操作されている間は
、たとえストップ信号Ｓが残っていたとしても無視する
方式にされ、前述のように掃引開始で掃引が前の局のス
トップ信号で誤って停止しないよう構成されていた。し
かしこの方式では掃引キー６が操作されている限りスト
ップ信号Ｓは無視される為、隣接局の受信が困難であっ
た。即ち１局分の掃引パルスに相当する時間だけ綿引キ
ーを操作することは、ほとんど不可能の為次に受信でき
る局は、現在受信中の局から４〜５局飛び越した局にな
らざるを得ない。これは操作者にとっては好ましくない
。従って本発明は上記欠点に鑑みてなされたもので、橋
引開始時ストップ信号を所定期間無視すると共に、掃引
開始で掃引パルス発生回路５から分周比設定用カウンタ
ー４に加えられる掃引パルスを制御することにより、掃
引開始での誤動作を防止し且つ隣接局も確実に受信する
ことができる轍引受信機を提供するものである。
がストップされてしまう。即ちストップ信号が消滅する
迄何回も掃引操作をしなければ新しい局を受信できない
欠点があった。そこで従来は第３図に示すように、掃引
入力がある限り貝０ち婦引キー６が操作されている間は
、たとえストップ信号Ｓが残っていたとしても無視する
方式にされ、前述のように掃引開始で掃引が前の局のス
トップ信号で誤って停止しないよう構成されていた。し
かしこの方式では掃引キー６が操作されている限りスト
ップ信号Ｓは無視される為、隣接局の受信が困難であっ
た。即ち１局分の掃引パルスに相当する時間だけ綿引キ
ーを操作することは、ほとんど不可能の為次に受信でき
る局は、現在受信中の局から４〜５局飛び越した局にな
らざるを得ない。これは操作者にとっては好ましくない
。従って本発明は上記欠点に鑑みてなされたもので、橋
引開始時ストップ信号を所定期間無視すると共に、掃引
開始で掃引パルス発生回路５から分周比設定用カウンタ
ー４に加えられる掃引パルスを制御することにより、掃
引開始での誤動作を防止し且つ隣接局も確実に受信する
ことができる轍引受信機を提供するものである。
尚本発明の掃引受信機の構成は第１図と同一であるので
、特に本発明によって改良された掃引パルス発生回路５
についてのみ第４図乃至第６図に基づいて説明する。８
は○フリツプフロツプ９，１０とＡＮＤゲート１１より
なり、橋引キー６が操作された時、第５図Ｃに示すよう
な単パルスをＡＮＤゲート１１から発生し、掃引フリッ
プフロツプ１２をセットする単パルス発生回路、１３は
掃引フリツプフロップ１２のセット出力Ｑで発振を開始
するパルス発生回路で、ｅに示すようなパルス列を発生
する。
、特に本発明によって改良された掃引パルス発生回路５
についてのみ第４図乃至第６図に基づいて説明する。８
は○フリツプフロツプ９，１０とＡＮＤゲート１１より
なり、橋引キー６が操作された時、第５図Ｃに示すよう
な単パルスをＡＮＤゲート１１から発生し、掃引フリッ
プフロツプ１２をセットする単パルス発生回路、１３は
掃引フリツプフロップ１２のセット出力Ｑで発振を開始
するパルス発生回路で、ｅに示すようなパルス列を発生
する。
１４はＤフリツプフロツプ１５，１６とＡＮＤゲート１
７よりなり、前記パルス発生回路１３の発振パルスｅを
ｆに示すようなパルス列に変換するパルス変換回路（
１８はパルス変換回路１４よりのパルス列ｆから１発パ
ルスを抜く為のパルス制御回路で、ＡＮＤゲート１９，
２０，２１とＪＫフリップフロップ２２，２３で構成さ
れ、ＡＮＤゲート２１の出力が分周比設定用カウンター
４に加えられている。
７よりなり、前記パルス発生回路１３の発振パルスｅを
ｆに示すようなパルス列に変換するパルス変換回路（
１８はパルス変換回路１４よりのパルス列ｆから１発パ
ルスを抜く為のパルス制御回路で、ＡＮＤゲート１９，
２０，２１とＪＫフリップフロップ２２，２３で構成さ
れ、ＡＮＤゲート２１の出力が分周比設定用カウンター
４に加えられている。
２４は検波回路７からのストップ信号Ｓにより、掃引を
停止させると共に、掃引キー６が操作されてから所定期
間ストップ信号Ｓを無視する為の掃引停止制御回路で、
セット優先のフリップフロップ２５と、該フリップフロ
ツプ２５のセット出力と前記パルス制御回路１８のＪＫ
フリツプフロツプ２２のセット出力の一致を検出するＮ
ＯＲゲート２６と、該ＮＯＲゲート２６の出力とストッ
プ信号Ｓの一致検出で、前記掃引フリップフロッブ１２
をリセットするＡＮＤゲート２７で構成されている。
停止させると共に、掃引キー６が操作されてから所定期
間ストップ信号Ｓを無視する為の掃引停止制御回路で、
セット優先のフリップフロップ２５と、該フリップフロ
ツプ２５のセット出力と前記パルス制御回路１８のＪＫ
フリツプフロツプ２２のセット出力の一致を検出するＮ
ＯＲゲート２６と、該ＮＯＲゲート２６の出力とストッ
プ信号Ｓの一致検出で、前記掃引フリップフロッブ１２
をリセットするＡＮＤゲート２７で構成されている。
そして単パルス発生回路８の出力がパルス制御回路１８
のＪＫフリップフロッブ２３のリセット端子に、又パル
ス制御回路１８のＡＮＤゲート２１の出力が掃引停止制
御回路２４のフリップフロップ２５のリセット端子に加
えられている。尚夫々のフリップフロップは第５図ａに
示すクロックパルスに同期して制御されている。次に斯
る構成よりなる本発明の動作につき説明する。
のＪＫフリップフロッブ２３のリセット端子に、又パル
ス制御回路１８のＡＮＤゲート２１の出力が掃引停止制
御回路２４のフリップフロップ２５のリセット端子に加
えられている。尚夫々のフリップフロップは第５図ａに
示すクロックパルスに同期して制御されている。次に斯
る構成よりなる本発明の動作につき説明する。
先ず現在分周比設定用カウンター４の値がＮで放送を受
信中とする。
信中とする。
この時ストップ信号Ｓにより掃引フリツプフロツプ１２
、ＪＫフリツプフロツプ２２及び掃引停止制御回路２４
のフリツプフロップ２５はいずれもリセット状態にある
。したがってパルス発生回路ＩＡはパルス発生を停止し
、分周比設定用カウンター４にパルスは入力されず、分
周比設定用カウンター４はＮの値を保持し受信を継続し
ている。この状態から別の局を受信する場合、掃引キー
６を操作すると単パルス発生回路８から第５図ｃに示す
パルスが発生され、橋引停止制御回路２４のフリツプフ
ロツプ２５をセットしＡＮＤゲート２７を閉じ、ストッ
プ信号Ｓが掃引フリップフロップ１２に加わらないよう
にする。
、ＪＫフリツプフロツプ２２及び掃引停止制御回路２４
のフリツプフロップ２５はいずれもリセット状態にある
。したがってパルス発生回路ＩＡはパルス発生を停止し
、分周比設定用カウンター４にパルスは入力されず、分
周比設定用カウンター４はＮの値を保持し受信を継続し
ている。この状態から別の局を受信する場合、掃引キー
６を操作すると単パルス発生回路８から第５図ｃに示す
パルスが発生され、橋引停止制御回路２４のフリツプフ
ロツプ２５をセットしＡＮＤゲート２７を閉じ、ストッ
プ信号Ｓが掃引フリップフロップ１２に加わらないよう
にする。
したがって掃引フリップフロップ１２がセットされ、パ
ルス発生回路１３がパルス発振を開始する。この時同時
にパルス制御回路１８のＪＫフリップフロップ２３をリ
セットする。そしてパルス変換回路１４から第１パルス
Ｐ，が発生されると、ＡＮＤゲート１９が開かれＪＫフ
リツプフロツプ２２をセットするが、セットはパルス発
生から１クロック遅れる為、その間ＡＮＤゲート２１が
開かれパルスが分周比設定用カウンター４に加わり値を
Ｎ＋１にする。このパルスではＡＮＤゲート２０は開か
れず、ＪＫフリップフロップ２３はリセット状態を保持
する。又ＡＮＤゲート２１が開かれることにより、掃引
停止制御回路２４のフリップフロツプ２５をリセットす
る。即ち第１パルスＰ，の発生で、分周比設定用カウン
ター４がＮ＋１になり、夫々のフリップフ。ツプは１２
，２２がセット、２３，２５がリセット状態になる。次
にＡＮＤゲート１ ７から第２パルスＰ２が発生した時
、ＪＫフリツプフロツプ２２のＱは“０”でＡＮＤゲー
ト２１は開かれず、分周比設定用カウンター４には入力
されない。
ルス発生回路１３がパルス発振を開始する。この時同時
にパルス制御回路１８のＪＫフリップフロップ２３をリ
セットする。そしてパルス変換回路１４から第１パルス
Ｐ，が発生されると、ＡＮＤゲート１９が開かれＪＫフ
リツプフロツプ２２をセットするが、セットはパルス発
生から１クロック遅れる為、その間ＡＮＤゲート２１が
開かれパルスが分周比設定用カウンター４に加わり値を
Ｎ＋１にする。このパルスではＡＮＤゲート２０は開か
れず、ＪＫフリップフロップ２３はリセット状態を保持
する。又ＡＮＤゲート２１が開かれることにより、掃引
停止制御回路２４のフリップフロツプ２５をリセットす
る。即ち第１パルスＰ，の発生で、分周比設定用カウン
ター４がＮ＋１になり、夫々のフリップフ。ツプは１２
，２２がセット、２３，２５がリセット状態になる。次
にＡＮＤゲート１ ７から第２パルスＰ２が発生した時
、ＪＫフリツプフロツプ２２のＱは“０”でＡＮＤゲー
ト２１は開かれず、分周比設定用カウンター４には入力
されない。
即ち第５図Ｍこ示すように破線のところが一発抜かれた
ことになる。そしてこの時はＡＮＤゲート２０が開かれ
ＪＫフリツプフロツプ２３を１クロツク遅れてセットす
る。したがってＪＫフリツプフロツプ２３のＱが“０”
になり、ＡＮＤゲート１９は掃引操作を再開しない限り
、それ以降ＡＮＤゲート１ ７から発生するパルスＰ３
，Ｐ４……によって開かれず、ＪＫフリップフロップ２
２をセットしない。又第２パルスＰ２はＡＮＤゲート２
０の出力によりＪＫフリツプフロップ２２をリセットす
る。即ち第２パルスＰ２の発生で、分周比設定用カウン
ター４の値はＮ＋１の状態が変わらず、各フリッブフロ
ップは１２，１３がセットされているのみで、他のフリ
ツプフロツプ２２，２５はいずれもリセットされている
。したがって掃弓ｌ停止制御回路２４のＡＮＤゲート２
７は、ストップ信号Ｓが掃引開始後すぐ消滅しないで残
っていたとしても、掃引キー６の操作時点らから第２パ
ルスＰ２発生迄の期間（ｔ，〜ｔ２）ＮＯＲゲート２６
が開かれない為、ストップ信号Ｓにより掃引フリツプフ
ロツプ１２がリセットされ縞引が停止されることはない
。
ことになる。そしてこの時はＡＮＤゲート２０が開かれ
ＪＫフリツプフロツプ２３を１クロツク遅れてセットす
る。したがってＪＫフリツプフロツプ２３のＱが“０”
になり、ＡＮＤゲート１９は掃引操作を再開しない限り
、それ以降ＡＮＤゲート１ ７から発生するパルスＰ３
，Ｐ４……によって開かれず、ＪＫフリップフロップ２
２をセットしない。又第２パルスＰ２はＡＮＤゲート２
０の出力によりＪＫフリツプフロップ２２をリセットす
る。即ち第２パルスＰ２の発生で、分周比設定用カウン
ター４の値はＮ＋１の状態が変わらず、各フリッブフロ
ップは１２，１３がセットされているのみで、他のフリ
ツプフロツプ２２，２５はいずれもリセットされている
。したがって掃弓ｌ停止制御回路２４のＡＮＤゲート２
７は、ストップ信号Ｓが掃引開始後すぐ消滅しないで残
っていたとしても、掃引キー６の操作時点らから第２パ
ルスＰ２発生迄の期間（ｔ，〜ｔ２）ＮＯＲゲート２６
が開かれない為、ストップ信号Ｓにより掃引フリツプフ
ロツプ１２がリセットされ縞引が停止されることはない
。
そして第２パルスＰ２の発生から第３パルスＰ３発生の
間は、分周比設定用カウンター４はＮ十１の状態を継続
しており、且つパルス制御回路１８のＪＫフリップフロ
ップ２２及び榊引停止制御回路２４のフリツプフロツプ
２５と共にリセットされており、ＮＯＲゲート２６は開
かれている。したがってこの間に受信され、ストップ信
号Ｓが発生すれば掃引フリツプフロツプ１２がリセット
され、パルス発生回路１３のパルス発生が停止され掃引
が停止される。しかしながらこの間に受信されない場合
、第３パルスＰ３の発生でＡＮＤゲート２ １が開かれ
、分周比設定用カウンター４はＮ＋２になる。
間は、分周比設定用カウンター４はＮ十１の状態を継続
しており、且つパルス制御回路１８のＪＫフリップフロ
ップ２２及び榊引停止制御回路２４のフリツプフロツプ
２５と共にリセットされており、ＮＯＲゲート２６は開
かれている。したがってこの間に受信され、ストップ信
号Ｓが発生すれば掃引フリツプフロツプ１２がリセット
され、パルス発生回路１３のパルス発生が停止され掃引
が停止される。しかしながらこの間に受信されない場合
、第３パルスＰ３の発生でＡＮＤゲート２ １が開かれ
、分周比設定用カウンター４はＮ＋２になる。
同様にして受信されストップ信号Ｓが発生するまで、パ
ルス（Ｐ３，Ｐ４…・・・）が分周比設定用カウンター
４に入力され帯引を行なっていく。上述の如く本発明の
縞引受信機は、掃引開始から所定期間ストップ信号を無
視すると共に、掃引開始で掃引パルス発生回路から分周
比設定用カウンターに加わるパルスを制御することによ
り、前の局のストップ信号よる誤動作を防止すると共に
、隣接局を確実に受信することが出来るもので、掃引パ
ルスにより選局する縞引受信機に適用して有益なるもの
である。
ルス（Ｐ３，Ｐ４…・・・）が分周比設定用カウンター
４に入力され帯引を行なっていく。上述の如く本発明の
縞引受信機は、掃引開始から所定期間ストップ信号を無
視すると共に、掃引開始で掃引パルス発生回路から分周
比設定用カウンターに加わるパルスを制御することによ
り、前の局のストップ信号よる誤動作を防止すると共に
、隣接局を確実に受信することが出来るもので、掃引パ
ルスにより選局する縞引受信機に適用して有益なるもの
である。
第１図は本発明に係る縞引受信機の構成を示す図、第２
図は第１図要部の波形を示す図、第３図はパルス発生回
路を制御する従来例を示す図、第４図は本発明によるパ
ルス発生回路の制御手段を示す図、第５図は第４図要部
の波形図、第６図は同じく第４図の要部の関係を示す図
である。 １・・・・・・局部発振回路、２・・・・・・ＰＬＬ回
路、４・・…・分周比設定用カウンター、５…・・・パ
ルス発生回路、６・・…・掃引キー、８・・・…単パル
ス発生回路、１４・・・・・・パルス変換回路、１８・
・・…パルス制御回路、２４・・・・・・婦引停止制御
回路。 第１図 第２図 第３図 第４図 第６図 図 山 隣
図は第１図要部の波形を示す図、第３図はパルス発生回
路を制御する従来例を示す図、第４図は本発明によるパ
ルス発生回路の制御手段を示す図、第５図は第４図要部
の波形図、第６図は同じく第４図の要部の関係を示す図
である。 １・・・・・・局部発振回路、２・・・・・・ＰＬＬ回
路、４・・…・分周比設定用カウンター、５…・・・パ
ルス発生回路、６・・…・掃引キー、８・・・…単パル
ス発生回路、１４・・・・・・パルス変換回路、１８・
・・…パルス制御回路、２４・・・・・・婦引停止制御
回路。 第１図 第２図 第３図 第４図 第６図 図 山 隣
Claims (1)
- 【特許請求の範囲】 １ 掃引キーの操作で掃引パルスを発生する掃引パルス
発生手段と、発生された掃引パルスを計数する計数手段
と、該計数手段の計数値をアナログ量に変換し、電子同
調手段を制御するデイジタル−アナログ変換手段よりな
る掃引受信機に於いて、 掃引キーの操作に応答して前
記掃引パルス発生手段より出力される掃引パルスを計数
する前記計数手段の第２回目の計数動作が阻止されるよ
う掃引パルスを制御するパルス制御回路を設けたことを
特徴とする掃引受信機。 ２ 掃引キーの操作で掃引パルスを発生する掃引パルス
発生手段と、発生された掃引パルスを計数する計数手段
と、該計数手段をアナログ量に電子同調手段を制御する
デイジタル−アナログ変換手段とよりなる掃引受信機に
於いて、 掃引キーの操作に応答して前記掃引パルス発
生手段より出力される掃引パルスを計数する前記計数手
段の第２回目の計数動作が阻止されるよう掃引パルスを
制御するパルス制御回路と、受信検出信号に応答して掃
引パルスによる掃引を停止させる掃引パルス発生手段と
、掃引キーの操作後、前記計数動作阻止までの間前記掃
引パルス停止手段を不動作状態に設定する掃引停止制御
回路とを設けたことを特徴とする掃引受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15302276A JPS601972B2 (ja) | 1976-12-16 | 1976-12-16 | 掃引受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15302276A JPS601972B2 (ja) | 1976-12-16 | 1976-12-16 | 掃引受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5375711A JPS5375711A (en) | 1978-07-05 |
| JPS601972B2 true JPS601972B2 (ja) | 1985-01-18 |
Family
ID=15553236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15302276A Expired JPS601972B2 (ja) | 1976-12-16 | 1976-12-16 | 掃引受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601972B2 (ja) |
-
1976
- 1976-12-16 JP JP15302276A patent/JPS601972B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5375711A (en) | 1978-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390985A (en) | Device for the synchronization of digital data transmitted in packets | |
| GB1456453A (en) | Phase locked oscillators | |
| EP0660611B1 (en) | A clock recovery circuit for serial digital video | |
| US5436591A (en) | Demodulator for radio data signals | |
| US4461999A (en) | Circuit for producing a periodic sawtooth shaped signal | |
| US3978519A (en) | Digital time base correctors for television equipment | |
| JPS601972B2 (ja) | 掃引受信機 | |
| JPS6249768B2 (ja) | ||
| US4357632A (en) | Search type tuning system with synchronization signal presence transition detector | |
| US6029055A (en) | Frequency stabilization circuit using signal level threshold | |
| US4470018A (en) | Circuit for producing a control voltage depending on frequency and/or phase differences | |
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| USRE36090E (en) | Method and a device for synchronizing a signal | |
| US3953832A (en) | Remote control of broadcast receivers | |
| JPS6056329B2 (ja) | 掃引受信機 | |
| EP0145310A2 (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| US4220968A (en) | Circuit for generating a constant reference oscillation from a video signal affected by a time error | |
| RU2138907C1 (ru) | Устройство синхронизации цифрового приемника | |
| JPS6193719A (ja) | 位相ロツクル−プ装置 | |
| US3968446A (en) | Frequency and phase control system | |
| JPS5814769B2 (ja) | 自動同調受信機 | |
| JPS6148725B2 (ja) | ||
| JPS60109330A (ja) | Ｐｌｌ回路 | |
| JPS5915143Y2 (ja) | デジタル表示切換回路 | |
| GB2191352A (en) | Frequency synthesiser |