SU1120482A1 - Синтезатор частот - Google Patents

Синтезатор частот Download PDF

Info

Publication number
SU1120482A1
SU1120482A1 SU833542014A SU3542014A SU1120482A1 SU 1120482 A1 SU1120482 A1 SU 1120482A1 SU 833542014 A SU833542014 A SU 833542014A SU 3542014 A SU3542014 A SU 3542014A SU 1120482 A1 SU1120482 A1 SU 1120482A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
output
input
inputs
pulse
Prior art date
Application number
SU833542014A
Other languages
English (en)
Inventor
Михаил Васильевич Щепихин
Владимир Абрамович Хиздер
Original Assignee
Предприятие П/Я Р-6105
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6105 filed Critical Предприятие П/Я Р-6105
Priority to SU833542014A priority Critical patent/SU1120482A1/ru
Application granted granted Critical
Publication of SU1120482A1 publication Critical patent/SU1120482A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

1. СИНТЕЗАТОР ЧАСТОТ, содержащий последовательно соединенные блок выработки сигнала ошибки, интегратор , генератор управл емый напр жением и счетчик импульсов, запоминающее устройство и генератор опорных частот, отличающий-, с   тем, чТо, с целью увеличени  точности его работы, блок вьфаботки. сигнала ошибки вьтолнен в виде триггера , двух элементов И, источника тока разр да и источника тока зар да , точка соединени  выходов которых соединена с выходом блока выработки сигнала ошибки, причем вход установки триггера в 1 соединен с выходом счетчика импульсов, информационные входы которого соединены с выходами запоминающего устройства, а вход предварительной установки с первым выходом генератора опорных частот, входом установки триггера в 0 лр мой и инверсный выходы которого соответственно соединены с первыми входами первого и второго. элементов И, вторые входы которых соответственно подключены к второму и третьему выходам генератора опорных частот а выходы соответственно - к входам источника тока разр да и источника тока зар да. 2. Синтезатор по п.1,, о т л ич а ю .щ и и с   тем, что, с целъю уменьшени  шага сетки частот в области высоких частот, счетчик импульсов содержит делитель частоты на К/К +1, счетчик импульсов с предустановкой числа 64 , счетчик импульсов с предустановкЬй числа б , где , и триггер, причем вход (Л предварительной установки счетчика i импульсов соединен с входами предварительной установки счетчиков им§ пульсов с предустановкой чисел с( и 5 информационные входы которых соединены с информационными входами счетчика импульсов и входом установки в О триггера, вход устаto новки в 1 которого подключен к О 4ia рыходу счетчика с предустановкой числа « , а выход - к информационно00 Ю му входу делител  частоты на k/K+i, счетный вход которого соединен с входом счетчика импульсов, а выход - к счетным входам счетчика с предустановк ой числа « и счетчика с предустановкой числа 5 , выход которого подключен к выходу счетчика импульсов.

Description

Изобретение относитс  к измерител ной технике и.радиотехнике, в частности к телевидению и радиовещанию. Известно устройство аналогичного назначени , содержащее перестраиваемый автогенератор, управл емый напр жением (ГУН), программируемый делитель частоты, импульсный фазовый детектор (ИФД), кварцевый генератор опорных . частот (ГОЧ) и фильтр нижни частот ПОНедостатком этого устройства  вл  етс  то, что оно имеет малую относи тельную полосу захвата (10%). Попытк расширить полосу захвата приводит к усложнению устройства в части фазово го детектора. Наиболее .близким к изобретению по технической сущности  вл етс  синтез тор частот, содержащий ГУН, счетчик частоты, вычитатель кодов, запоминаю щее устройство (ЗУ), цифро-аналоговый преобразователь (ЦАП), интеграто и кварцевый генератор опорных частот 2 J,, Однако блок вьфаботки сигнз1ла ошибки , содержащий вычитатель кодов и ЦАП, обладает ограниченной точностью в св зи с тем, что минимальна  величина импульса ошибки ограничена разр дностью ЦАП. Увеличение точност может быть достигнуто только увеличением разр дности ЦАП, что влечет за собой усложнение устройства. Целью изобретени   вл етс  увеличение точности работы. Поставленна  цель достигаетс  тем что в синтезаторе частот, содержащем последовательно соединенные блок выработки сигнала ошибки, интегратор, ге нератор управл емый напр жением и счетчик импульсов, запоминающее устройство и генератор опорных частот, блок выработки -сигнала ошибки выполнен в виде триггера, двух злементов И, источника тока,разр да и источника тока зар да, точка соединени  выходов которых соединена с выходом блока выработки сигнала ошибки, причем вход установки триггера; в 1 соединей с выходом счетчика импульсов, информационные ъкор)л которого соединены с выходами запоминающего устройства , а вход предварительной уста новки - с первым выходом генератора опорных частот, входом установки триггера в О, пр мой и инверсный выходы которого соответственно соеди нены с первыми входами первого и вто рого элементов И, вторые входы которых соответственно подключены к второму и третьему выходам генератора опорных частот, а выходы соответственно к входам источника тока разр да и источника тока зар да. Кроме того, в синтезаторе частот с целью уменьшени  шага сетки частот в области высоких частот, счетчик импульсов содержит делитель частоты на К/К+1, счетчик импульсов с предустановкой числа а , счетчик импульсов с предустановкой: числа 5 , где 01 & 6 и триггер, причем вход предварительной установки счетчика импульсов соединен с входами предварительной установки счетчиков импульсов с предустановкой чисел € и 5 , информационные входы которьрс соединены с информационными входами счетчика импульсов и входом установки в О триггера, вход установки в 1 которого подключен к выходу рчетчика с предустановкой числа а, а выход - к информационному входу делител  частоты К/К-«-1, . счетньй вход -которого соединен с входом счет}ика импульсов, а выход к счетным входам счетчика с предустановкой числа « и счетчика с предустановкой числа , выход которого подключен к выходу счетчика импульсов. На фиг.1 представлена блок-схема синтезатора частот-, на фиг.2 - эпюры напр жений в разных точках блок-схемы синтезатора частот; на фиг.З - вариант исполнени  счетчика;} счетчик импульсов частоты с предустановкой и предварительным делителем. Синтезатор частот содержит блок 1 выработки сигнала ошибки, интегратор 2, генератор З.управл емый напр жением ГУН, счетчик 4 импульсов, запоминающее устройство (ЗУ) 5, генератор 6 опорных частот, блок выработки сигнала ошибки 1 включен в триггер 7, два элемента И 8 и 9, источник 10 тока разр да, источник 11 тока зар да, точка соединени  выходов которых  вл етс  выходой блока 1, причем вход установки триггера 7 в 1 соединен с выходом счетчика 4, информационные входы которого соединены с выходами запоминающего устройства 5, а вход предварительной установки - с первым выходом генератора 6 опорных частот, к которому также подключен вход установки триггера 7 в О, пр мой и инверсный вы ходы триггера 7 соответственно спервыми входами первого и второго элементов 8 и 9 И, вторые входы которых соответственно подсое динены к второму и третьему выходам генератора 6 опорных частот, вы ходы первого 8 и второго 9 элементов И подсоединены соответственно к входам источника tO тока разр да и источника 11 тока зар да. На информационные входы ЗУ 5 поступает сигнал с кодовых шин 12. Кроме того, счетчик,4, может быть выполнен в виде счетчика с предуста новкой или счетчика с предустановко и предварительным делителем. Счетчик 4 импульсов (фиг.З) содержит де литель 13 частоты на К/К+1 , счетчик 14 с предустановкой числа а , счетчик 15 с предустановкой числа S , где G( S и триггер 16. Устройство работает следующим образом. Импульс установки (эпюра а„ фиг.2), поступающий с первого выход кварцевого генератора 6 .опорных час тот на вход предварительной установ ки счетчика 4 с предустановкой, пер писывает код с информационных входо счетчика, поступающий из ЗУ 5 на внутренние триггеры счетчика 4. Одн временно,, импульс установки поступает на вход установки в О тригге ра 7 и обнул ет его. Импульсы с ГУН 3, поступают на. счетный вход счетчика 4, которьй работает, например, на вычитание. Отсчитав количество,ш4пульсов, равное записанному числу, счетчик 4 обнул етс  и импульс с его выхода поступает на триггер 7 и принудител но переводит его в единичное состо  ние (эпюра г , фиг.2). Сигналы с выхода и инверсного вы хода триггера 7 поступают соответственно на входы 8 и 9 элементов И, на вторые входы которых со второго и третьего выходов кварцевого гене ратора 6, опорных, частот приход т инвертированный и неинвёртированный измерительный- импульс (эпюра бив фиг.2). Импульс установки (эпюра а фиг.2) и измерительные импульсы (эпюра 5 и ,в фиг.2) синхронны и могут быть сформированы например, счетным образом из сигнала TiaKTOBoro кварцевого генератора сокой частоты. Установивша с  частота ГУН 3 (Р кода) св зана с числом N , соответствующим коду, записанному импульсом установки в счетчик 4, следующим образом N «од - -р I эталонный интервал времени от заднего фронта импульса установки (накало счета счетчика 4) до положительного фронта измерительного импульса (эпюра в фиг.2). Пусть например, увеличение напр жени  на входе ГУН 3 ведет к увеличению его частоты. Предположим, что мгновенна  частота ГУН 3 (f) больше установившейс  частоты Рцо, тогда обнуление счетчика 4,а следовательно , и запись логической 1 в триггер 7 происход т до положительного фронта измерительного импульса (эпюра 1, фиг.2) .Тогда в результате логического з ножени  сигнала на выходе триггера 7 (эпюра т, фиг.2) на сигнал инвертированного измерительного импульса (эпюра 6 фиг.2) возникает на выходе элемента 8 И импульс ошибки (эпюра 3. фиг.2), поступающий на источник 10 тока разр да. Конденсатор интегратора 2 разр жаетс , напр жение на выходе интегратора 2 уменьшаетс  (эпюра з i фиг.2) и мгновенна  частота ГУН 3 уменьшаетс . При этом импульс ошибки на выходе второго элемента 9И, возникающий в результате логического умножени  двух сигналов (эпюра в и е . фиг.2) не образуетс  (эпюра ж ) и ключевой источник тока зар да конденсатора интегратора 11 остаетс  выключенным. Следун ций импульс подстройки устанавливает триггер 7 в О, записывает код в счетчик 4 и процесс повтор етс . Через несколько периодов подстройки мгновенна  частота ГУН 3 (Fr,jHстановитс  равной установившемус  значению частоты () . В том слзгчае, если мгновенна  частота ГУН 3lFp) ыеньше F кода VvH код ° обнуление счетчика 4 и запись 1 в триггер 7 происходит после положительного фронта измерительного импульса (эпюра -ь фаг.2). При этом импульс ошибки на рыходе первого элемента И 8 не образуетс  (эпюра д фиг.2), импульс ошибки на выходе второго элемента 9 образуетс . Импульс ошибки (эпюра ж фиг.2) открывает ключевой- источник тока зар да емкости интегратора 2. Напр жение на выходе интегратора 2 увеличиваетс , а следовательно , увеличиваетс  и мгновенна  частота ГУН 3, уменьша  отклонение мгновенной частоты ГУН 3 от установившегос  значени . Из рассмотрени  работы синтезатора следует. Длительность.импульса ошибки, а следовательно, и напр  жение коррекции пропорционально отклонению мгновенной частоты ГУН 3 от установившегос  значени  (При равенстве частот начинаетс  фазова  автоподстройка ГУН, при равенстве частот и фаз импульс ошибки не возникает). Система абсолютно устойчива при условии, что импульс ошибки не будет вызывать изменение частоты ГУН (по абсолютной величине ) в два раза больше, чем начальное отклонение, породившее импульс ошибки. Полоса захвата синтезатора определ етс  полосой перестройки ГУН 3 и может быть как угодно велика . Стабильность частоты эквивалент стабильности частоты синтезатора с программируемым делителем частоты и импульсно-фазовым детектором. Счетчик 4 (фиг.З) с предустановкой и предварительным делителем содержит делитель частоты счетчик с предустановкой числа « 14, счетчик с предустановкой чи ла 6 15, где « б , и триггер причем первый выход кварцевого гене ратора 6 опорных частот соединен со входами предварительной установки обоих счетчиков 14 и 15, информационные входы которых соединены с вых дами запоминающего устройства 5, и входом установки триггера 16 в О вход установки в 1 которого подключен к выходу счетчика с предуста новкой числа а 14, а выход к информационному входу делител  частоты 13, счетный вход кото рого подсоединен к выходу генератора , управл емого напр жением, а выход - к счетным входам счетчика с предустановкой числа 14 и счет чика с предустановкой числа S 15 выход которого подключен ко входу установки в 1. вышеупом нутого триггера 7. Счетчик-7 работает следующим образом . Импульс с первого выхода кварцевого генератора 6 (эпюра « фиг.2) поступает на входы предварительной установки счетчиков с предустановкой числа « 14 и счетчика с предустановкой числа б 15 и переписывает код с информационных входов счетчиков 14 и 15 на их внутр.енние триггеры. Одновременно этот импульс поступает на вход установки в О триггера 16 и обнул ет его.Выход триггера 16 соединен с информационным входом делител  частоты К/К-и и устанавливает коэффициент делени  . Импульсы с ГУН 3, поступающие на счетный вход делител  13 и подменные в нем .по частоте в k-f-1 раз,поступают на счетные входы счётчика С предустановкой числа о( 14 и счетчика с предустановкой числа S 15, которые работают, например, на вычитание . При выполнении услови  d i 6 , которое накладываетс  на работу , счетчик 14 быстрее считает число с( и обнул етс . Образовавшийс  при обнулении импульс на выходе счетчика с предустановкой 14, поступает на вход установки в 1 триггера 16, сигнал с вькода которого переводит делитель 13 в состо ние с коэффициентом делени  К . Последующие импульсы с ГУН 3, будут приходить поделенными по частоте в делителе 13 в k раз. При считывании числа S на выходе счетчика 15 образуетс  импульс, который поступает на вход установки в 1 триггер 7 блока выработки сигнала ошибки 1. Число импульсов, которое пришло на вход предварительного делител  К/К-и 13, в установившемс  режиме за врем  Тдтбудет равно К.4-1) а-«-к б-о е « 5к , и следовательно , установивша с  частота ГУН 3 F кода ±3-5. . Таким образом, предлагаемое устройство соедин ет в себе преимущества известных устройств - высокую точность настройки и широкую полосу захвата, определ емую диапазоном перестройки ГУН при малых аппаратурных затратах.
J
LL
i 3
S
t
г
J
iJ
A
rri
we AU Ъ
j
-
:
7
«c
V ffe. Ч -,. От д/юк1 От блона f От блока В

Claims (2)

1. СИНТЕЗАТОР ЧАСТОТ, содержащий последовательно соединенные блок выработки сигнала ошибки, интегратор, генератор управляемый напряжением й счетчик импульсов, запоминающее устройство и генератор опорных частот, отличающий-; с я тем, что, с целью увеличения точности его работы, блок выработки, сигнала ошибки выполнен в виде триггера* двух элементов И, источника тока разряда и источника тока заряда, точка соединения выходов которых соединена с выходом блока выработки сигнала ошибки, причем вход установки триггера в 1 соединен с выходом счетчика импульсов, информационные входы которого соединены с выходами запоминающего устройства, а вход предварительной установки - с первым выходом генератора опорных частот, входом установки триггера в О'^дхрямой и инверсный выходы ко торого соответственно соединены с первыми входами первого и второго элементов И, вторые входы которых соответственно подключены к второму и третьему выходам генератора опорных частот, а выходы соответственно - к входам источника тока разряда и источника тока зарйда.
2. Синтезатор по π. 1., отличающийся тем, что, с целью уменьшения шага сетки частот в области высоких частот, счетчик импульсов содержит делитель частоты на R/К +1» счетчик импульсов с предустановкой числа 64 , счетчик импульсов с предустановкой числа 6 , где а^5 , и триггер, причем вход предварительной установки счетчика (импульсов соединен с входами предварительной установки счетчиков импульсов с предустановкой чисел <Х и δ , информационные входы ко•торых соединены с информационными входами счетчика импульсов и входом установки в 0 триггера, вход установки в 1 которого подключен к рыходу счетчика с предустановкой числа и , а выход - к информационному входу делителя частоты на И/к + 1, счетный вход которого соединен с входом счетчика импульсов, а выход - к счетным входам счетчика с предустановкой числа « и счетчика с предустановкой числа 5 , выход которого подключен к выходу счетчика импульсов.
SU n„ 1120482
1 1120482
SU833542014A 1983-01-18 1983-01-18 Синтезатор частот SU1120482A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833542014A SU1120482A1 (ru) 1983-01-18 1983-01-18 Синтезатор частот

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833542014A SU1120482A1 (ru) 1983-01-18 1983-01-18 Синтезатор частот

Publications (1)

Publication Number Publication Date
SU1120482A1 true SU1120482A1 (ru) 1984-10-23

Family

ID=21046100

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833542014A SU1120482A1 (ru) 1983-01-18 1983-01-18 Синтезатор частот

Country Status (1)

Country Link
SU (1) SU1120482A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Калихман С.Г., Шехгман Б.И. Цифрова схемотехника в радиовещательных приемниках. М., Радио и св зь,. 1982, с. 56, рис. 38. 2. Калихман.€.Г. и др. Цифрова схемотехника в радиовещательных приемниках,М., Радио и св зь, 1982, с. 62. рис. 41 (прототип). *

Similar Documents

Publication Publication Date Title
US3976945A (en) Frequency synthesizer
US4857866A (en) Phase-locked loop having elongated time for charge and discharge
US3976946A (en) Circuit arrangement for frequency division by non-integral divisors
EP0560525A2 (en) Frequency synthesizer
GB1456453A (en) Phase locked oscillators
US4068181A (en) Digital phase comparator
GB1480581A (en) Phase-locked loop
SU1120482A1 (ru) Синтезатор частот
US7496169B2 (en) Frequency synthesizer, pulse train generation apparatus and pulse train generation method
JPS5935218B2 (ja) Pll回路
US5122762A (en) Microwave synthesizer with fractional division
JP3649874B2 (ja) 分周回路
US6937105B2 (en) Frequency locked loop with improved stability using binary rate multiplier circuits
JPS60816B2 (ja) ラジオ受信機のデジタル値設定装置
US3739351A (en) Phase control circuits
JPH0157539B2 (ru)
SU1046942A1 (ru) Устройство синтеза частот
SU1658177A1 (ru) Генератор качающейс частоты
JPS6030135B2 (ja) Pcm伝送装置のa/d・d/a変換器
SU843201A1 (ru) Цифровой умножитель частоты
JPH0461421A (ja) Pll回路
JPS6246337Y2 (ru)
SU1495774A1 (ru) Устройство дл формировани временных интервалов
SU1067594A1 (ru) Генератор пилообразного напр жени
SU1081643A2 (ru) Интегратор