JPS6056022B2 - デ−タ転送装置の動作チエツク方式 - Google Patents
デ−タ転送装置の動作チエツク方式Info
- Publication number
- JPS6056022B2 JPS6056022B2 JP55188285A JP18828580A JPS6056022B2 JP S6056022 B2 JPS6056022 B2 JP S6056022B2 JP 55188285 A JP55188285 A JP 55188285A JP 18828580 A JP18828580 A JP 18828580A JP S6056022 B2 JPS6056022 B2 JP S6056022B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- transmission path
- checking
- address counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
Description
【発明の詳細な説明】
本発明はデータをブロック転送可能とした装置の転送
動作及び伝送路を簡易にチェックする方式に関する。
動作及び伝送路を簡易にチェックする方式に関する。
データ転送のシステムは第１図に示すように装置ＡＯ
、Ａｌ、Ａ２、Ａｓが伝送路ＬＬ及びＢＬを介して接続
されている。
、Ａｌ、Ａ２、Ａｓが伝送路ＬＬ及びＢＬを介して接続
されている。
装置ＡＯ及びＡｓは該装置から隣接の装置に伝送路ＬＬ
を介してデータ１バイトを転送し、隣接の装置において
受信済応答を発して貰い、それを確認してから次のデー
タ１バイトを転送するという動作を行つている。装置Ａ
ｌ及びＡ２は伝送路ＢＬを介して接続され、前述の確認
応答方式のデータ転送を、ブロック転送方式に変換する
ことによつて多量のデータを短時間でかつ、長距離の転
送を可能としたものてある。装置Ａｌについて１乃至４
と符号を付け伝送路ＬＬとデータの伝送方向を示してい
る。従来、このようなデータ転送システムの動作チェッ
クにおいては、伝送路両端の装置を個別にチェックして
いた。そして伝送路はそれ自体が長距離てあるために、
チェックが困難であつた。 本発明の目的は前述の欠点
を改善し伝送路両端の装置に僅少の回路を付加すること
により、該装置についての転送動作及び伝送路を、一連
の動作で簡易にチェックする方式を提供することにある
。
を介してデータ１バイトを転送し、隣接の装置において
受信済応答を発して貰い、それを確認してから次のデー
タ１バイトを転送するという動作を行つている。装置Ａ
ｌ及びＡ２は伝送路ＢＬを介して接続され、前述の確認
応答方式のデータ転送を、ブロック転送方式に変換する
ことによつて多量のデータを短時間でかつ、長距離の転
送を可能としたものてある。装置Ａｌについて１乃至４
と符号を付け伝送路ＬＬとデータの伝送方向を示してい
る。従来、このようなデータ転送システムの動作チェッ
クにおいては、伝送路両端の装置を個別にチェックして
いた。そして伝送路はそれ自体が長距離てあるために、
チェックが困難であつた。 本発明の目的は前述の欠点
を改善し伝送路両端の装置に僅少の回路を付加すること
により、該装置についての転送動作及び伝送路を、一連
の動作で簡易にチェックする方式を提供することにある
。
以下第２図に示す本発明の実施例について説明する。
第２図においてＲＡＭはランダムアクセスメモリ、Ａ−
ＳＥＬはアドレス選択器、Ｄ−ＳＥＬはデータ選択器、
Ｓ−ＡＤＣはストアアドレスカウンタ、Ｌ−ＡＤＣはロ
ードアドレスカウンタ、ＥＯＲは排他的論理和回路、Ｐ
Ｇはパリテイビット発生器、ＣＭＰは比較回路、ＰＣは
パリテイチェッカを示す。データ転送装置Ａｌについて
通常の動作を見ると、伝送路１を介してデータ選択器Ｄ
一ＳＥＬにより選択されたデータが、ストアアドレスカ
ウンタＳ−ＡＤＣによりランダムアクセスメモリＲＡＭ
の零番地から最後の番地まて順次に書込まれる。書込み
終了の後はロードアドレスカウンタＬ−ＡＤＣによりラ
ンダムアクセスメモリＲＡＭの零番地から順次読出し、
伝送路２により装置Ａ２へ転送されて行く。装置Ａ２は
装置Ａｌと同様にランダムアクセスメモリＲＡＭを有し
ているから、ランダムアクセスメモリＲＡＭに書込みを
し、次に読出しを行なう。装置Ａ１が装置Ａ２から転送
されて来るデータについて書込み、読出しをして装置Ａ
Ｏの方へ転送するときも同様である。次に装置動作及び
伝送路のチェックについて説明する。
ＳＥＬはアドレス選択器、Ｄ−ＳＥＬはデータ選択器、
Ｓ−ＡＤＣはストアアドレスカウンタ、Ｌ−ＡＤＣはロ
ードアドレスカウンタ、ＥＯＲは排他的論理和回路、Ｐ
Ｇはパリテイビット発生器、ＣＭＰは比較回路、ＰＣは
パリテイチェッカを示す。データ転送装置Ａｌについて
通常の動作を見ると、伝送路１を介してデータ選択器Ｄ
一ＳＥＬにより選択されたデータが、ストアアドレスカ
ウンタＳ−ＡＤＣによりランダムアクセスメモリＲＡＭ
の零番地から最後の番地まて順次に書込まれる。書込み
終了の後はロードアドレスカウンタＬ−ＡＤＣによりラ
ンダムアクセスメモリＲＡＭの零番地から順次読出し、
伝送路２により装置Ａ２へ転送されて行く。装置Ａ２は
装置Ａｌと同様にランダムアクセスメモリＲＡＭを有し
ているから、ランダムアクセスメモリＲＡＭに書込みを
し、次に読出しを行なう。装置Ａ１が装置Ａ２から転送
されて来るデータについて書込み、読出しをして装置Ａ
Ｏの方へ転送するときも同様である。次に装置動作及び
伝送路のチェックについて説明する。
装置Ａ１には装置ＡＯからの転送データがなくても、ス
トアアドレスカウンタＳ−Ｍ℃からのアドレス信号を書
込用データとして使用するため、ストアアドレスカウン
タＳ−Ｍ℃からデータ選択器Ｄ−ＳＥＬへの接続路を設
けてある。当初はストアアドレスカウンタＳ−ＡＤＣの
最上位ビットαを゜゜０゛としておく。またパイテイビ
ツト発生器ＰＧによりパイテイビツトを付加してからラ
ンダムアクセスメモリＲＡＭに書込む。ランダムアクセ
スメモリＲＡＭの最終番地まで書込んだ後、次にロード
アドレスカウンタＬ−Ｍ℃によりランダムアクセスメモ
リＲＡＭからデータを順次読出し、伝送路２により、装
置Ａ２へ転送される。このときロードアドレスと読出し
たデータとを比較回路ＣＭＰで比較する。データはアド
レスそのものであるから通常はロードアドレスとデータ
とが一致している。若し一致していないときはエラーＥ
ＲＲとする。またこのときパリテイチェッカＰＣも動作
しているので、パリテイチェックによるエラーＥＲＲの
検出もできる。全部のデータを読出したとき次にストア
アドレスカウンタＳ−ＡＤＣの最上位ビットαを′４ｒ
′にして再びランダムアクセスメモリＲＡＭに書込みを
行なう。このときアドレスは排他的論理和回路ＥＯＲ．
により反転された値のデータとなる。書込みの後読出し
てエラー検出を行なう。この動作はランダムアクセスメ
モリＲＡＭが縮退障害を発生していることがあるため、
゜“ＲｌＯ゛３の両者の書込・読出しを繰返し障害の有
無を詳しくチェックするために行なつている。装置Ａ２
は装置Ａ１が上記の動作を実行中に、伝送路２を介して
装置Ａ１から転送されてくるデータを、データ選択器Ｄ
−ＳＥＬを介し装置Ａ２のランダムアクセスメモリＲＡ
Ｍに書込む。読出し時は、前述の装置Ａ１と同様な読出
し動作とチェックを行ない、ロードアドレスとデータが
一致していないときはエラーＥＲＲとする。装置Ａ２に
おけるこの動作は装置動作のチェックの他に伝送路２の
チェックを含んでいる。逆方向の伝送路３についても装
置Ａ２のストアアドレスカウンタＳ−Ｎ℃でデータを発
生して、装置Ａ１に転送することにより、同様にしてチ
ェックができる。このようにして本発明によると僅少の
回路を追加することによりブロック転送する装置の動作
及び伝送路のチェックが同時にかつ簡単にできる。
トアアドレスカウンタＳ−Ｍ℃からのアドレス信号を書
込用データとして使用するため、ストアアドレスカウン
タＳ−Ｍ℃からデータ選択器Ｄ−ＳＥＬへの接続路を設
けてある。当初はストアアドレスカウンタＳ−ＡＤＣの
最上位ビットαを゜゜０゛としておく。またパイテイビ
ツト発生器ＰＧによりパイテイビツトを付加してからラ
ンダムアクセスメモリＲＡＭに書込む。ランダムアクセ
スメモリＲＡＭの最終番地まで書込んだ後、次にロード
アドレスカウンタＬ−Ｍ℃によりランダムアクセスメモ
リＲＡＭからデータを順次読出し、伝送路２により、装
置Ａ２へ転送される。このときロードアドレスと読出し
たデータとを比較回路ＣＭＰで比較する。データはアド
レスそのものであるから通常はロードアドレスとデータ
とが一致している。若し一致していないときはエラーＥ
ＲＲとする。またこのときパリテイチェッカＰＣも動作
しているので、パリテイチェックによるエラーＥＲＲの
検出もできる。全部のデータを読出したとき次にストア
アドレスカウンタＳ−ＡＤＣの最上位ビットαを′４ｒ
′にして再びランダムアクセスメモリＲＡＭに書込みを
行なう。このときアドレスは排他的論理和回路ＥＯＲ．
により反転された値のデータとなる。書込みの後読出し
てエラー検出を行なう。この動作はランダムアクセスメ
モリＲＡＭが縮退障害を発生していることがあるため、
゜“ＲｌＯ゛３の両者の書込・読出しを繰返し障害の有
無を詳しくチェックするために行なつている。装置Ａ２
は装置Ａ１が上記の動作を実行中に、伝送路２を介して
装置Ａ１から転送されてくるデータを、データ選択器Ｄ
−ＳＥＬを介し装置Ａ２のランダムアクセスメモリＲＡ
Ｍに書込む。読出し時は、前述の装置Ａ１と同様な読出
し動作とチェックを行ない、ロードアドレスとデータが
一致していないときはエラーＥＲＲとする。装置Ａ２に
おけるこの動作は装置動作のチェックの他に伝送路２の
チェックを含んでいる。逆方向の伝送路３についても装
置Ａ２のストアアドレスカウンタＳ−Ｎ℃でデータを発
生して、装置Ａ１に転送することにより、同様にしてチ
ェックができる。このようにして本発明によると僅少の
回路を追加することによりブロック転送する装置の動作
及び伝送路のチェックが同時にかつ簡単にできる。
そのため、データ転送システムの動作チェックが、伝送
路両端の装置の片側からだけで可能となり、保守効率が
向上する。
路両端の装置の片側からだけで可能となり、保守効率が
向上する。
第１図はデータ転送システムの構成図、第２図は本発明
実施例の構成を示す図である。 ＡＯ，Ａｌ，Ａ２，Ａ３・・・・・・装置、ＢＬ，ＬＬ
・・・・・・伝送路、ＲＡＭ・・・・・・ランダムアク
セスメモリ、Ｄ−ＳＥＬ・・・・・・データ選択器、Ａ
−ＳＥＬ・・・・・・アドレス選択器、Ｓ−ＡＤＣ・・
・・・・ストアアドレスカウンタ、Ｌ−ＡＤＣ・・・・
・・ロードアドレスカウンタ、ＥＯＲ・・・・・・排他
的論理和回路、ＣＭＰ・・・・・・比較回路、ＰＣ・・
・・・・パリテイチェッカ、ＰＧ・・・・・・パリテイ
ビット発生器。
実施例の構成を示す図である。 ＡＯ，Ａｌ，Ａ２，Ａ３・・・・・・装置、ＢＬ，ＬＬ
・・・・・・伝送路、ＲＡＭ・・・・・・ランダムアク
セスメモリ、Ｄ−ＳＥＬ・・・・・・データ選択器、Ａ
−ＳＥＬ・・・・・・アドレス選択器、Ｓ−ＡＤＣ・・
・・・・ストアアドレスカウンタ、Ｌ−ＡＤＣ・・・・
・・ロードアドレスカウンタ、ＥＯＲ・・・・・・排他
的論理和回路、ＣＭＰ・・・・・・比較回路、ＰＣ・・
・・・・パリテイチェッカ、ＰＧ・・・・・・パリテイ
ビット発生器。
Claims (1)
- １ 伝送路間にデータを転送するに際し伝送路両端の装
置の動作及び伝送路をチェックする方式において、該両
端の装置は所定量のデータを記憶する記憶装置とアドレ
スカウンタとを有して両装置間をデータのブロック転送
可能に構成し、装置動作をチェックするときは送信側装
置は前記アドレスカウンタ出力をデータとして前記記憶
装置に記憶させ、読出すとき記憶動作のアドレスと読出
したデータとを比較し、かつ読出したデータを伝送路を
介してブロック転送し、受信側装置では前記記憶装置に
転送されたデータを記憶させ、読出すとき記憶動作のア
ドレスと読出したデータを比較することを特徴とするデ
ータ転送装置及び伝送路の動作チェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188285A JPS6056022B2 (ja) | 1980-12-29 | 1980-12-29 | デ−タ転送装置の動作チエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188285A JPS6056022B2 (ja) | 1980-12-29 | 1980-12-29 | デ−タ転送装置の動作チエツク方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57113666A JPS57113666A (en) | 1982-07-15 |
| JPS6056022B2 true JPS6056022B2 (ja) | 1985-12-07 |
Family
ID=16220958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55188285A Expired JPS6056022B2 (ja) | 1980-12-29 | 1980-12-29 | デ−タ転送装置の動作チエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6056022B2 (ja) |
-
1980
- 1980-12-29 JP JP55188285A patent/JPS6056022B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57113666A (en) | 1982-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271521A (en) | Address parity check system | |
| JPH0137776B2 (ja) | ||
| US4163147A (en) | Double bit error correction using double bit complementing | |
| JPS63221445A (ja) | メモリシステム及び関連の誤まり検出及び訂正装置 | |
| US3887901A (en) | Longitudinal parity generator for mainframe memories | |
| JPS6042560B2 (ja) | 半導体記憶装置 | |
| US5953265A (en) | Memory having error detection and correction | |
| US5761221A (en) | Memory implemented error detection and correction code using memory modules | |
| JPS60112149A (ja) | データ処理装置及びデータワード書込み方法 | |
| WO1987006737A1 (en) | Specialized parity detection system for wide memory structure | |
| JP3011522B2 (ja) | アレイのメモリ・セルの障害を検査する装置及び方法 | |
| JPS6056022B2 (ja) | デ−タ転送装置の動作チエツク方式 | |
| US6249878B1 (en) | Data storage system | |
| JPS6129024B2 (ja) | ||
| JPS5835284B2 (ja) | デ−タバスチェック方式 | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| JPS59743A (ja) | Ｅｃｃ回路診断方式 | |
| JPS6235199B2 (ja) | ||
| JPS6046457B2 (ja) | メモリチェック方式 | |
| JP2002032270A (ja) | 主記憶制御装置 | |
| JPH0612270A (ja) | テスト回路 | |
| JPS607822B2 (ja) | メモリ誤動作検出方式 | |
| JPH04157545A (ja) | メモリチェック回路 | |
| JPS59210600A (ja) | メモリシステムのエラ−修正回路 | |
| JPS61175742A (ja) | 記憶装置 |