JPS6055643A - 半導体装置の電極形成方法 - Google Patents

半導体装置の電極形成方法

Info

Publication number
JPS6055643A
JPS6055643A JP58163577A JP16357783A JPS6055643A JP S6055643 A JPS6055643 A JP S6055643A JP 58163577 A JP58163577 A JP 58163577A JP 16357783 A JP16357783 A JP 16357783A JP S6055643 A JPS6055643 A JP S6055643A
Authority
JP
Japan
Prior art keywords
metal
ball
solder
solder ball
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58163577A
Other languages
English (en)
Inventor
Yoshiteru Terui
照井　喜輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP58163577A priority Critical patent/JPS6055643A/ja
Publication of JPS6055643A publication Critical patent/JPS6055643A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の電極形成方法に関するものである
。
ＩＯ’ｌ（配線基板に実装する方法として、電極面を配
線基板の配線面に対向させるフェースダウンボンディン
グがあり、前記フェースダウンボンデ１− インクを行う手段と七て、バンプ状はんだ電極が多く採
用さｎている。
このはんだ電極は、半導体素子がウェハの段階に電気め
っき法により形成さｎるのが一般的である。
電気めっき法は基板電極表面に第１下地金属ヲスパツタ
リング及びフォトエツチング工程によ〕形成し、第２下
地金属をスパッタリングによ多形成し、電極形成部以外
をレジストでおおい、銅バリ了層及びはんだを電気めっ
き法によ多形成し、レジストヲ除去して、第２下地金属
をエツチング除去し、リフロー処理を行いバンプ状電極
を形成するものである。
この方法は工程が煩雑となシ、コストがかさむ欠点があ
るため、従来のはんだ球による電極形成法が開発さ−ｎ
た。
この方法は前方法にくらぺ、メタルマスクを用い九こと
によシ、下地金属、バリ７層の形成において、エツチン
グ工程をなくシ、はんだ電極の形成にはりフロー処理の
みによルはんだ球をバンプ状１！極に形成することがで
きるもので、作業性の向上、コストの低減がはからした
が、メタルマスクｆ、使用するためマスクの位置合わせ
がむずかしい欠点をもつ。
本発明は、バンブ接合金属を形成した後ポリイミド系樹
脂を塗布することにより、メタルマスクのマスク合わせ
をなくすことを目的としたものである。
以下本発明の半導体装置の電極形成方法を図面に基づい
て詳細に説明する。第１図から第４図は、本発明の半導
体装置の電極形成方法の主要製造工程順金示す、断面図
である。
第１図に示すようにシリコン半導体ウエノ・１に選択拡
散工程によシ半導体素子領域を形成した後、酸化膜２上
にアルミ配線子３を形成しその上に最終パシベーション
膜４をおおい、配線子３上を窓開エツチングして配線子
３を露出させその上にバンプ接合金岡５ｔ−通常の方法
で形成する。
第２図に示すようにポリイミド系樹脂６をはんだ球の直
８程朋の厚さで塗布し、バンプ接合金属５上をフォトプ
ロセスによ）窓穴’ｔ６け、バンブ接合金に５を露出さ
せる。
第３図に示すように、第２図の工程であけたポリイミド
系樹脂の穴にはんだ球７を入しる。このはんだ球７は位
置合わせをして入ｎる必要はなく、ウェハ上を転がすよ
うなかたちでよい。その後、きり状にしたフラックス８
ｔ−バンブ接合金属５およびはんだ球７に塗布し、バン
プ球７を加熱する。
第４図に示すように、加熱の結果、はんだ球７はフラッ
クス８の効果によりバンプ接合金属５上にはんだ電極７
１が形成される。その後ポリイミド系樹脂６を取シのぞ
（。
以上述べた本発明の電極形成方法によｎば、従来のはん
だ球による電極形成方法に比べ、はんだ球と電極形成位
置との位置合わせが不用になる。
この発明は半導体装置のはんだバンプ電極形成に利用し
て効果を有する。
【図面の簡単な説明】
第１図から第４図は本発明の半導体装置の電極形成方法
の主要工程順を示す断面図である。 １０．シリコン半導体ウェハ ２０．酸化膜 ３、。アルミ配線子 ４０．最終パシベーション膜 ５０．バンブ接合金属 ６０．ポリイミド系樹脂 ７、、はんだ球 ７１゜。はんだ電極 ８、。フラックス 以上 出願人　株式会社第二精工舎 代理人　弁理士最上　務 ５− 第１図　第２図 第３［］　第４図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に設けらｎた配線金属上の一部にクロム、
    銅によるバンプ接合金属を形成する工程と、前記半導体
    基板上にポリイミド系樹脂を厚く塗布し７フオトプロセ
    スによシまど穴をあける工程と、前記まど穴にはんだ球
    を落とすと共にきシ状にしたフラックスを前記バンプ接
    合金属につけて、前記はんだ球を加熱形成する工程と、
    前記ポリイミド系樹脂を取シのぞ〈工程とからなる半導
    体装置の電極形成方法。
JP58163577A 1983-09-06 1983-09-06 半導体装置の電極形成方法 Pending JPS6055643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58163577A JPS6055643A (ja) 1983-09-06 1983-09-06 半導体装置の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58163577A JPS6055643A (ja) 1983-09-06 1983-09-06 半導体装置の電極形成方法

Publications (1)

Publication Number Publication Date
JPS6055643A true JPS6055643A (ja) 1985-03-30

Family

ID=15776549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58163577A Pending JPS6055643A (ja) 1983-09-06 1983-09-06 半導体装置の電極形成方法

Country Status (1)

Country Link
JP (1) JPS6055643A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045388B2 (en) * 1996-08-27 2006-05-16 Nippon Steel Corporation Semiconductor device provided with low melting point metal bumps

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50120568A (ja) * 1974-03-06 1975-09-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50120568A (ja) * 1974-03-06 1975-09-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045388B2 (en) * 1996-08-27 2006-05-16 Nippon Steel Corporation Semiconductor device provided with low melting point metal bumps
EP1918991B1 (en) * 1996-08-27 2017-04-05 Nippon Steel & Sumitomo Metal Corporation Semiconductor device provided with low melting point metal bumps

Similar Documents

Publication Publication Date Title
JPH05218043A (ja) 金属接点パッド形成方法及び金属接点ターミナル形成方法
JPH03502147A (ja) 自己整列薄膜抵抗体を有する集積回路チップ
JPS6055643A (ja) 半導体装置の電極形成方法
TW582105B (en) Wafer surface processing
JPS59148352A (ja) 半導体装置の電極形成方法
JP3349001B2 (ja) 金属膜の形成方法
JPS5833853A (ja) 半導体装置の製造方法
JPH0715909B2 (ja) 半導体装置の製造方法
KR100247700B1 (ko) 반도체장치의 제조방법
JPH04278543A (ja) 半導体装置及びその製造方法
JPS6273743A (ja) 半導体装置の製造方法
JPS5850755A (ja) 半導体装置
JPS62136857A (ja) 半導体装置の製造方法
JPH02253626A (ja) 半導体チップの実装方法
JPS6059737A (ja) 半導体装置の製造方法
JPH01155641A (ja) 半導体集積回路装置
JPH04250628A (ja) 半導体装置の製造方法
JPS60263445A (ja) 半導体装置のバンブ製造方法
JP2000003925A (ja) 半田バンプ用下地バリア膜を備えた半導体装置及びその製造方法
JPH0294442A (ja) 半導体装置の製造方法
JPS60154541A (ja) 半導体集積回路素子電極形成方法
JPS5928344A (ja) 半導体装置の製造方法
JPS60198862A (ja) 半導体集積回路装置
JPS60218872A (ja) 半導体集積回路基板の電極形成方法
JPH05144814A (ja) 半導体集積回路装置の製造方法