JPS6054512A - 一定衝撃係数のパルス列を発生する回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パルス繰り返し周波数が変化しても一定の衝
撃係数を有するパルス列を発生ずる回路装置に関する。

ディジタル技術においては、１つのクロック信号に対し
て必ず遅延して又は所定の位相位置で発生するパルスが
頻繁に必要とされる。こりよ５　ナパルスは例えばディ
ジタルデータ伝送において自己周期信号の復号化に必要
とされる。

従来技術 雑誌’　Ｊｏｕｒｎａｌ　ｏｆ’　ｔｈｅ　ＳＭＰＴＥ
　“１９７ろ年６月、第８２巻の第４８２〜４９１頁か
ら、ビデオ磁気テープの長手方向トラック上に各テープ
位置を表示する２進符号化されたデータ信号を記録する
ことは公知である。このデータ信号は連続パルス列の形
で８３　ｂｉｔデータ語の列として記録され、時・分・
秒・画像番号のデータの形で時間情報を含み且つ有効デ
ータに関する情報ならびに同期情報を含む。時間情報と
有効データに関する情報とが６４　ｂｉｔに相当し、同
期語は残りの１６　ｂｉｔに相当する。このデータ語の
符号化には現在では規格化されたバイフェーズマーク符
号（Ｂｉ−Ｐｈａｓｅ−Ｍａｒｋ　Ｃｏｄｅ　）が世界
的に普及している。この符号は自己同期信号であり、こ
の符号では論理ゝＯ”は位相反転が１つのビットセルの
終りで行なわれることにより表わされ、論理ゝ　１　“
は１つのビットセルの中間においても位相反転が行なわ
れることにより表わされる。このパイフェーズマーク符
号の一例を第６図に示す。

第６図に示された２進データ列は左端から右側に向って
先ず連続して６つの同じ値、即ちバイナリイ、′　０“
を有している。これに続いてバイナリイゝゝ１　“と１
０′′とが交互に連なっている。このバイフェーズマー
ク方式で符号化されたデータ列は各ビットセルの境界毎
に信号状態が第２特性レベルと第２特性レベルとの間で
変化しており、さらにバイナリティゝ１　“を表わすビ
ットセル毎にそのセルの中間に付加的に１つの信号側縁
またはレベル変動が生じている。

発明が解決しようとする問題点 パイフェーズマーク方式で符号化された信号の復号化の
ためには、基本クロック即ちビットセル終端の各位相反
転を検出しなければならない。そして基本クロックから
デートパルスヲ得なければならない。このゲートパルス
とは、論理ゝ１　“の付加的位相反転を取出して、信号
を論理ゝ０“およびゝ　１　”のビット列に変換するも
のである。その際基本クロック信号を０．７５＝１のパ
ルス衝撃係数で発生して、ビットセルの中間における付
加的位相反転ないし信号側縁を取出すことが重要である
。この形式の信号の復号化装置は公知であるが、このＳ
ＭＰＴＥ信号は磁気テープ装置においては時間符号ない
しテープマーキングとして記録されるので、テープを高
速巻取すする場合と低速巻取すする場合との間で数桁の
周波数変化が生じ、これが復号化を困難にしている。

ビットセルの持続時間と持続時間を有するのこぎり波パ
ルスの振幅を測定する、アナログ式基゛本りロック発生
方法は公知である。そこではコンパレータが周期の７５
％の時点でのこぎり波の振幅を比較して相応の符号クロ
ック信号を発生する。この公知の方法の欠点は、クロッ
ク周波数が高まるにつれのこぎり波の振幅が小さくなり
、故に評価が困難になるということである。

さらに基本クロックをディジタル回路技術を用いて次の
ようにして得ることも公知である。

即ち先行するビットセルの持続時間を１つのカウンタで
測定し、次のビットセルにお（１てカウンタがカウント
し終わったときにその言十数１直を最大計数値の７５％
と比較するのである。その際の欠点は、カウンタを実現
するためＱ）回路装置が複雑であり、従ってかさ＋ｉり
且つ高１曲であることである０ 問題点を解決するため９手段 上記のような欠点は本発明によれ（１次のようにして解
決される、即ち、）、０７レス繰返し周波数ｈ″−−変
化も一定のパルレス衝撃係斂を有するノぐルス列を発生
する回路装置にお℃・で、低域フィルタの後置接続され
たノクルス成形段と、一方の入力側が前記低域フィルり
の出力（３１１１に接続さＪｔ他方の入力側が調整可能
な電圧源に接続された差動増幅器段と、該差動増幅器段
により？ｌｌＩ　ｆｆ１ｌ用能な電流源とを設け、該電
流源を前り己）々ルス成形段のパルス長設定入力側に接
続することにより解決される。

実施例 次に本発明の装置の実施例を図面に基づき詳細に説明す
る。

第１図にパルス繰返し周波数が変化してもパルス衝撃係
数が一定のパルス列を発生する回路装置を示す。この回
路においてモノステーブルマルチパイプレーク１のトリ
が入力側はデータ入力側２と接続されて（・る。差動増
幅器３の非反転入力側は、抵抗４とコンデンサ５とから
成るＲｅ回路を介してモノステーゾルマルチバイブレー
タ１の反転出力側Ｑと接続されている。

抵抗６．了から成る分圧器のタップは抵抗８を介して差
動増幅器３０反転入入力側と接続されている。差動増幅
器３の出力側からは、抵抗９とコンデンサ１０とから成
る低域フィルタ特性を有する帰還回路が差動増幅器３０
反転入力側に通じている。差動増幅器３の出力側はツー
ナダイオード１１を介してトランジスタ１２０ベースに
接続されており、トランジスタ１２のコレクタは抵抗１
３を介してモノステーブルマルチバイブレーク１０時定
数を決める回路１４に接続されている。トランジスタ１
２０ベースには抵抗１６を介して直流電圧が供給され、
トランジスタ１２のエミッタもやはり直流電圧源に接続
されている。差動増幅器の非反転入力側と反転入力側と
の間にはダイオード１５が接続されている。その際ダイ
オード１５のアノードが反転入力側に接続され、カソー
ドが非反転入力側に接続されている。

次に上記の第１図の回路の動作を説明する。

データ入力側２のデータ信号の立上り縁ごとにモノステ
ーブルマルチバイブレータ１がトリガされ、低域フィル
タ４．５と差動増幅器３とトランジスタ１２と分圧器６
．７とから成る制御回路が作動しない限り先ずそのまま
変形されないパルス列を送出する。差動増幅器３の非反
転入力側にはＲｅ回路４．５の低域通過特性に応じて、
モノステーグルマルチバイブノー夕１の反転出力側Ｑの
パルス繰返しＪｔｄ波数に依存する直流電圧平均値が供
給される。この直流電圧平均値は、分圧器６，１で形成
されて抵抗８を介して差動増幅器３０反転入力側に加わ
る設定電圧値と比較される。差動増幅器出力側から反転
入力側へと通ずる抵抗９とコンデンサ１０との並列回路
から成る低域通過特性を有する帰還回路は閉ループ制御
回路の増幅率を決定する。分圧器６，７と反転入力側と
の間に接続された抵抗８も増幅率を決定する。増幅器３
の出力側とトランジスタ１２０ベースとの間のツエーナ
ダイオード１１は電圧レベル整合に用いられる。

トランジスタ１２はモノステーブルマルチバイブレータ
１０時定数を決定する回路１４に対する”電流源として
用いられ、その特性曲線に基づいて、ツエーナダイオー
ド１１を介して供給される直流電圧の値を再度大幅に増
幅する。トランジスタ１２のコレクタと時定数決定回路
１４との間の抵抗１３は、トランジスタ１２が正の動作
電圧で導通した場合の保護抵抗として用いられる。トラ
ンジスタ１２を流れて抵抗１３の出力側に流れる電流は
コンデンサ１４′の静電容量と共に時定数を設定する。

この時定数はパルス幅とパルス繰返し周期との、つまり
はマルチ１パイゾレータ１の出力側ＱおよびＱでの衝撃
係数を決定する。モノステーブルマルチパイプレーク１
の反転入力側Ｑと時定数決定入力側との間の閉ループ制
御ループは、モノステーブルマルチバイブレータ１のト
リガ入力側に加わるパルス列とは無関係に、分圧器６，
７で予め設定可能な常に同じ衝撃係数を、モノステーグ
ルマルチバイブレータ１の出力側ＱおよびＱに対して設
定する。

モノステーグルマルチバイブレータ１のトリが入力側の
パルス列の周波数が変化しても、全閉ループ制御回路の
低域通過特性によって、殊に差動増幅器３の非反転入力
側のＲｅ回路４゜５によって、先ずパルス幅は変化しな
い。つまり衝撃係数が変化する。パルスが数個通過した
後、差動増幅器３の非反転入力側の直流電圧平均値が衝
撃係数の変化により変化すると、差動増幅器３によって
分圧器６，７により設定された所定の衝撃係数に相応す
る電圧値からの直流電圧平均値のずれが検出される。差
動増幅器３の出力信号の変化によりトランジスタ１２０
ベースの制御が変化し、これに伴いトランジスタ１２の
コレクタエミッタ間の電流も変化する。

その結果時定数が変化し、モノステーブルマルチパイプ
レーク１の出力側では新たなパルス繰返し周波数で所定
の衝撃係数に調整される。

入力側２に加わるデータのパルス繰返し周波数が低くな
ると、モノステーブルマルチバイブレータ１の出力側Ｑ
および４のパルス幅は最初は同じままであり、つまり衝
撃係数が小さくな宿その結果差動増幅器３の非反転入力
側の直流電圧平均値が、分圧器６，７で設定され抵抗８
を介して取出される反転入力側の設定電圧（この電圧が
所定の衝撃係数に相応する）を下回る。差動増幅器３出
力側の電圧値ひいてはトランジスタ１２のペース電圧が
上昇する。トランジスタ１２のコレクタエミッタ間の電
流が減少し、コンデンサ１４への光電電圧が低下する。

従つ又コンデンサ１４を所定の電圧値まで充電するのに
比較的長い時間かかるようになる。従ってモノステーブ
ルマルチバイブレータ１のリセットが遅れ、パルス幅が
遅延され、その結果衝撃係数が高まる。数個のパルスの
後に、モノステーブルマルチバイブレータの出力１１１
１　ＱおよびＱにおける衝撃係数が、分圧器６，７にて
予め定められた値に調整される。

これに対しモノステーグルマルチバイブレータ１０入力
側２のデータの周波数が高まったときは、モノステーブ
ルマルチバイブレータ１の出力側Ｑおよびｄにおいて先
ずパルス幅が変わらないままで衝撃係数が高まる。その
結果差動増幅器３の非反転入力側の直流電圧平均値が、
分圧器６，７で設定される反転入力側の設定電圧値を上
回る。すると差動増幅器３の出力信号が低いレベルにな
り、これによりトランジスタ１２０ペースの電圧も低下
する。トランジスタ１２のコレクタエミッタ間の電流が
高まり、これに伴いコンデンサ１４の接地されていない
側の電圧が高まり、これによりこのコンデンサの充電が
加速される。従ってモノステーブルマルチバイブレータ
１は早くリセットされ、出力４ＪＡ＋ＩＱおよび１のパ
ルス幅が短縮される。数個のパルスの後に衝撃係数が分
圧器６．７で設定された値に安定する。

実験的実施例においては、マーク信号力くバイを使用し
た。

モノステーブル マルチバイブレータ１　：Ｍｏｌ　４５２８　（ＭＣ！
１４５５８）タイプ 差動増幅器３　：ＴＬＯ２２ 抵抗　４．９　：１ｏｏｋΩ 抵抗８．　１３．　１６：５．１にΩ コンデンサ　５　：４７μＦ コンデンサｉ４：１ｎＦ コンデ／すｉＱ　：２２０ｎＦ’ トランジスタ１２：タイプ２　Ｎ　５９０６トランジス
タ１１：タイ７′″ＺＰＴ　２．７抵抗６．７の抵抗値
は次の式からめられる。

即ち 尚■は所望の衝撃係数、ｔはパルス長、Ｔはパルス繰返
し周期、Ｒ１は抵抗６の抵抗値、Ｒ２は抵抗７の抵抗値
である。

第１図の回路装置を作動開始する際次のような事態が想
定される、即ちデータ列がもっばら論理値ゝゝ　１　″
を有し、従って７５％のパルス長（ただし７基本周期の
７５％ではな（・）のみ有することがある。さらにはモ
ノステーブルマルチバイブレータ１が投入時に完全にず
れた時定数で動作し、これにより確かにやはり７５チで
はあっても複数の周期の７５％のパルス長になることも
ある。従って第１図の回路はマークがバイフェーズで符
号化されたデータ信号の復号化の際のパルス成形のため
には、第２図のような構成に拡張すると有利である。第
２図において第１図同様の、同じ機能を有する構成素子
には第１図と同じ記号をつけた。第２図の回路装置の構
成および動作を以下に第４図のパルス波形図との関連に
おいて説明する。

マーク信号がバイフェーズで符号化されたデータ列（第
４図ａ）から基本クロックを得るために、つまり論理Ｘ
Ｘ　１　“を表わすピットセル中の付加的パルス側縁の
抑圧のために、第２図の回路装置においては単安定マル
チバイブレータ１のクロック阻止入力側への帰還回路が
設けられている。入力側２２に加わるバイフェーズマー
ク符号化データ信号（第４図ａ）は、Ｒｅ回路−２４，
２５により一方で遅延されてＥＸ−ＯＲデート２３で微
分される。入力信号の各パルス側縁はＥＸ−ＯＲデート
２３の出力ＩＩＩに第４図すに示すような針状パルスと
して現われる。

Ｒｅ回路２６．２７で再度微分することにより針状パル
スの極性が第４図Ｃに示すように反転される。つまり針
状パルスｂの立下り縁が、モノステーブルマルチバイブ
レータ１の入力・側で所望の極性を得るために再度微分
される。バイフェーズマーク符号の場合、ビットセルの
中間の付加的パルス側縁を用いて論理１１　“を伝送す
るとき基本周波数に比べて２倍の周波数を有するので、
混成データから基本クロックを取出すべきときにはこの
付加的側縁を抑圧するためのフィードバックを行なわな
ければならない。

このフィードバックは、モノステーブルマルチバイブレ
ーク１の出力側ＩＱ（第４図ｄ）から抵抗２８を介して
モノステーブルマルチバイブレータ１のクロック阻止入
力側へと行なわれる。

説明上飯りに衝撃係数一定保持のための閉ループ制御回
路が最初は誤って動作したものとする（第４図ｄ）。理
論上はピットセルの中間の付加的側縁が有効に抑圧され
るのはパルス幅を基本周期の７５％に選定したときであ
り、論Ｉｌ！ｌ！ゝ０“を表わずビットセルの周期の７
．５〜後に立下り縁が生じ、論理ゝ０”を表わすビット
セルの周期の１００％の時点で再び立上り縁が生ずるは
ずであった。ところが実際にはそうならなかった。なぜ
なら作動開始時には時定数が例えば過剰に大きく設定さ
れていたからである。従って後続の復号回路ではパルス
幅を基本周波数の周期の７５係にリセットするための誤
り信号が発生される。

作動状態においてＡＮＤゲート２９を用℃・て論理′Ｘ
　１　”を特定するビットセルの中間の付加的側縁が取
出される。このためにＡＮＤゲート２９の一方の入力側
にＥＸ−ＯＲ’ｒ”−）２３の出力側からの微分された
入力側縁が供給され、ＡＮＤｒ　−ト２　ｇの他方の入
力側にはパルス繰返し周期の７５％に設定された、モノ
ステーゾルマルチバイブレータ１のＱ出力側からのパル
スが供給される。第４図ｄのパルスのパルス持続期間の
間に第４図すの針状パルスが生ずると、ＡＮＤゲート２
９の出力側に第４図θのパルスが現われ・このパルスは
バイフェーズマーク方式で論理１１“を符号化した際の
ピットセル中間の付加的側縁を表わしている。

時定数を調整するための制御回路の作動開始中、この時
定数は先ず偏差のある値、例えば検出された周期の９９
％に相応する値を有していることがある。加えて制御回
路が、１つまたは複数の論理ゝゝ　１　“の発生時にな
お誤った周期長で例えば％の周期長で始動することもあ
る。

このような場合ピットセル中間の付加的側縁が抑圧され
るのみならず、規則的な基本周期の終りの基本クロック
第２側縁も抑圧される。故に正しい復号化が行なわれな
い。ＡＮＤデート２９の出力側のパルスｅでもってＲＳ
フリップフロップ３０がトリガされろ。実際の実施例で
はＲＳフリップフロツノとして前記第１のモノステーゾ
ルマルチバイブレータと共に１つのユニットにまとめら
れた第２のモノステーブルマルチバイブレークを用いる
と有利である。同時に時定数を、抵抗３１とコンデンサ
３２とを用いて、入力信号のこれまでのうちで最も長い
周期長に比べて遥かに大きく選定する。これによりフリ
ップフロップ３０のリセットがリセット入力側Ｒを介し
て行なわれるようになる。

Ｒ，Ｓフリップフロップは、論理ゝゝ　１　“のビツト
セル中間の付加的側縁を表わすパルスｅがトリガ入力側
に加わるとセットされる。ＲＥＩフリップフロップ３０
のリセット入力側はコンデンサ３３を介してモノステー
ブルマルチバイブレータ１のＱ出力側と接続されている
。従ってＲＳフリップフロップ３０は次に生じたパルス
Ｃの側縁でもってリセットされ、この側縁は同時にモノ
ステーブルマルチバイブレータ１をトリがする。これに
より入力データ信号中の論理１１　“が検出される（第
４図ｆ）。

先に説明したような誤動作の場合、モノステーツルマル
チバイブレータ１の出力側のパルス長がパルス周期の例
えば約２分の６になる。これにより論理１１　“の真の
中間側縁のみならず、大きすぎる周期長内に生じた別の
パルス側縁までが中間側縁として検出されてパルスθと
してＲＳフリップフロップ３００トリが入力側に供給さ
れる。このような場合ＲＳフリップフロップの出力側に
パルスｆが生じつづけるので、つまりその間リセットが
行なわれないので、ＮＡＮＤヶ”　−）　３４を用いて
パルスθおよびｆから１つの出力信号ｇが得られ、この
信号ｇを用℃・てトランジスタ３５および抵抗３６を介
して差動増幅器３０制御電圧が低下される。同時にモノ
ステーブルマルチバイブレータ１がリセットされる。ト
ランジスタ３５のエミッタ電圧が短時間中断されること
により、Ｒｅ回路３６．５の低域通過特性に基づいて差
動増幅器において直流電圧平均値としての実際値電圧は
、パルス長が検出された周期長の７５％を上回っている
ことを示す方向に変化する。差動増幅器の出力信号は負
に向い、トランジスタ１２は益々導通する。トランジス
タ１２のエミツタコレクジ間により大きな電流が流れ、
この大きな電流はモノステーブルマルチバイブレータ１
０時定数を決めるコンデンサ１４をより速く充電し、ひ
いてはパルスｄの持続時間が短（なる。数周期後に制御
は基本クロックに正しく調整される。その後論理ゝ１“
の中間側縁が検出されて論理ゝ　１“が復号化されるが
、誤り検出回路は依然として動作しない。なぜならＲＳ
フリップフロップ３０が周期長の７５％後にリセットさ
れ、中間的には別のパルスθがＲＳフリツゾフロツプの
トリが入力側に加わらないからである。つまりパルスｇ
によりモノステーブルマルチバイブレータ１がリセット
されると、誤った周期長の７５％に適合されていた制御
系がこのパルス長ｄが正しい周期長の７５％を上回る長
さであることを認識してパルス長をパルスｇがもはや生
じなくなるまで短縮するのである。

発明の効果 ′本発明の構成により、数桁の周波帯域に亘って任意の
衝撃係数のパルスを発生し且つ保持することができる。

更に有利な点は回路を簡単に且つ僅かな構成素子を用い
て構成することができる。

実施態様項記載の構成により殊に集積回路に適した装置
が得られる。さらに本発明による回路装置は自己同期デ
ータ信号の復号化のためのクロック再生およびパルス成
形という目的以外に多目的に利用することができる。例
えば広い周波帯域においてパルス前方シフト用のパルス
成形回路として、あるいは構成素子の温度変動が補償さ
れる精確なモノステーブルマルチバイブレータとして、
または入力周波数が変化する際の周波数逓倍器ないし分
周器、または数桁の周波帯域に亘って一定の位相を有す
る移相器、または位相変調器に利用することができる。

【図面の簡単な説明】

第１図は本発明の回路装置の実施例の回路図、第２図は
本発明の回路装置の、パイフエズマ−り方式で符号化さ
れたデータ列の復号化の際のクロック再生およびパルス
成形のための実施例の回路図、第６図はバイフェーズマ
ーク方式で符号化された２値データ列のパルス波形図、
第４図は第６図のデータ列を第２図の回路装置を用いて
復号化する際のパルス波形図である。

Claims (1)

1. 【特許請求の範囲】 １、　パルス繰返し周波数が変化しても一定の衝撃係数
   を有するパルス列を発生する回路装置において、低域フ
   ィルタ（４，５）の後置接続されたパルス成形段（１）
   と、一方の入力側が前記低域フィルタの出力側に接続さ
   れ他方の入力側が調整可能な電圧源（６，７）に接続さ
   れた差動増幅器段（３）と、該差動増幅器段により制御
   可能な電流源（１２）とを設け、該電流源を前記パルス
   成形段のパルス長設定入力側に接続することを特徴とす
   る一定衝撃係数のパルス列を発生する回路装置。 ２、パルス成形段をモノステーブルマルチバイブレータ
   （１）から構成し、該マルチバイブレークの反転出力側
   を低域フィルタとしてのＲｅ回路（４，５）を介して差
   動増幅器（３）の非反転入力側と接続し、差動増幅器の
   反転入力側を調整可能な電圧源としての分圧器（６，７
   ）のタップに接続し、差動増幅器出力側を制御可能な電
   流源としてのトランジスタ（１２）のペースに接続し、
   該トランジスタのコレクタエミッタ間を一方では電圧源
   に接続し、他方では保護抵抗（１３）を介してモノステ
   ーブルマルチバイブレータ（１）の時定数法一定入力側
   に接続した特許請求の範囲第１項記載の一定衝撃係数の
   パルス列を発生する回路装置。